- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385887 > SY100S360 (Micrel Semiconductor,Inc.) Dual Parity Checker/Generator(雙奇偶校驗器/發(fā)生器) PDF資料下載
參數(shù)資料
| 型號： | SY100S360 |
| 廠商： | Micrel Semiconductor,Inc. |
| 英文描述： | Dual Parity Checker/Generator(雙奇偶校驗器/發(fā)生器) |
| 中文描述： | 雙奇偶校驗檢查/發(fā)電機（雙奇偶校驗器/發(fā)生器） |
| 文件頁數(shù)： | 1/5頁 |
| 文件大小： | 99K |
| 代理商： | SY100S360 |
BLOCK DIAGRAM
I
0a
I
1a
Z
a
C
Z
b
I
2a
I
3a
I
4a
I
5a
I
6a
I
7a
I
a
I
0b
I
1b
I
2b
I
3b
I
4b
I
5b
I
6b
I
7b
I
b
SY100S360
DUAL PARITY
CHECKER/
GENERATOR
I
Max. propagation delay of 2200ps
I
I
EE
min. of –70mA
I
Industry standard 100K ECL levels
I
Extended supply voltage option:
V
EE
= –4.2V to –5.5V
I
Voltage and temperature compensation for improved
noise immunity
I
Internal 75K
input pull-down resistors
I
15% faster than Fairchild 300K
I
Approximately 30% lower power than Fairchild 300K
I
Function and pinout compatible with Fairchild F100K
I
Available in 24-pin CERPACK and 28-pin PLCC
packages
FEATURES
DESCRIPTION
The SY100S360 is a dual parity checker/generator and
is designed for use in high-performance ECL systems. The
inputs are segmented into two groups of nine inputs each
and the parity output is at a logic LOW when an even
number of inputs are at a logic HIGH. In each group, one of
the nine inputs (Ia, Ib) has a shorter propagation delay and,
therefore, is ideal as the expansion input for parity
generation of wider data.
A Compare output (C) is also provided which allows
comparison of two 8-bit words. A logic LOW on the C output
indicates a match. The inputs on this device have 75K
pull-down resistors.
Rev.: G
Issue Date:
Amendment: /0
July, 1999
I
a
Z
a
V
CCA
V
CC
V
CC
C
Z
b
I
6a
I
7a
V
EE
V
EES
I
0b
I
1b
I
2b
4
3
2
1
28
27
26
12
13
14
15
16
17
18
19
11
20
10
21
9
22
8
23
7
24
6
Top View
PLCC
J28-1
25
5
I
5
I
4
I
3
V
E
I
2
I
1
I
0
I
5
V
E
I
4
I
6
I
3
I
7
I
b
I
2
I
1
I
0
V
E
I
7
I
6
I
5a
I
4a
I
3a
I
2a
I
1a
I
0a
I
3b
I
4b
I
5b
I
6b
I
7b
I
b
18
17
16
15
14
13
1
2
3
4
5
6
7
24
8
23
9
22
10
21
11
20
12
19
Top View
Flatpack
F24-1
V
C
V
C
C
Z
a
Z
b
I
a
PIN CONFIGURATIONS
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SY100S363 | Dual 8-Input Multiplexer(雙8輸入多路器) |
| SY100S364 | 16-Input Multiplexer(16輸入多路器) |
| SY100S366 | 9-Bit Magnitude Comparator(9位比較器) |
| SY100S370 | Universal Demultiplexer/Decoder(通用多路分解器/譯碼器) |
| SY100S371 | Triple 4-Input Multiplexer with Enable(三4輸入多路器（帶使能端）) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SY100S360FC | 功能描述:IC PARITYGEN/CHKR 8BIT 24CERPACK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗發(fā)生器和校驗器 系列:100S 產(chǎn)品變化通告:Product Obsolescence 30/Sept/2009 標(biāo)準(zhǔn)包裝:25 系列:10H 邏輯類型:奇偶校驗發(fā)生器/校驗器 電路數(shù):12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-DIP |
| SY100S360JC | 功能描述:IC PARITY GEN/CHKER 8BIT 28PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗發(fā)生器和校驗器 系列:100S 產(chǎn)品變化通告:Product Obsolescence 30/Sept/2009 標(biāo)準(zhǔn)包裝:25 系列:10H 邏輯類型:奇偶校驗發(fā)生器/校驗器 電路數(shù):12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-DIP |
| SY100S360JZ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Dual Parity Checker/Generator (Lead Free) RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SY100S360JZ TR | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Dual Parity Checker/Generator (Lead Free) RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SY100S363FC | 功能描述:IC MUX DUAL 8-INPUT 24-CERPAK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 信號開關(guān)，多路復(fù)用器，解碼器 系列:100S 標(biāo)準(zhǔn)包裝:25 系列:74HC 類型:解碼器 電路:1 x 2:4 獨立電路:2 輸出電流高，低:5.2mA，5.2mA 電壓電源:單電源 電源電壓:2 V ~ 6 V 工作溫度:-40°C ~ 85°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-DIP 包裝:管件 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。