- 您現在的位置：買賣IC網 > PDF目錄382648 > TMX320F2810PBKA (Texas Instruments, Inc.) DIGITAL SIGNAL PROCESSORS PDF資料下載
參數資料
| 型號： | TMX320F2810PBKA |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數字信號處理 |
| 英文描述： | DIGITAL SIGNAL PROCESSORS |
| 中文描述： | 數字信號處理器 |
| 文件頁數： | 49/103頁 |
| 文件大小： | 1341K |
| 代理商： | TMX320F2810PBKA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁
TMS320F2810, TMS320F2812
DIGITAL SIGNAL PROCESSORS
SPRS174B
–
APRIL 2001
–
REVISED SEPTEMBER 2001
49
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
–
1443
OSC and PLL block
The OSC and PLL block on the F2810 and F2812 will use a zero-pin Phase-Locked Loop (ZPLL). Figure 10
shows the implemented features and relevant signals.
XPLLDIS
XTAL2
XTAL1/CLKIN
On-Chip
Oscillator
(OSC)
4-bit
PLL Select
PLL
Bypass
/2
PLL
OSCCLK
Figure 10. OSC and PLL Block
The OSC circuit enables a crystal to be attached to the F2810 and F2812 devices using the X1 and X2 pins.
If a crystal is not used, then an external oscillator can be directly connected to the XCLKIN pin and the X2 pin
is left unconnected. The oscillator input range is 20 MHz to 35 MHz.
Table 36. PLLCR Register Bit Definitions
BIT(S)
NAME
TYPE
XRS RESET
DESCRIPTION
3:0
DIV
R/W
0,0,0,0
These bits set the PLL clocking ratio. The range of values should be between
(x 1.0) to (x 10.0). The scale between these values should be as linear as
possible:
0000
x 0.5
PLL bypassed but enabled
CLKIN = OSCCLK / 2
PLL connected
CLKIN (OSCCLK * 1.0) / 2
CLKIN = (OSCCLK * 2.0) / 2
CLKIN = (OSCCLK * 3.0) / 2
CLKIN = (OSCCLK * 4.0) / 2
CLKIN = (OSCCLK * 5.0) / 2
CLKIN = (OSCCLK * 6.0) / 2
CLKIN = (OSCCLK * 7.0) / 2
CLKIN = (OSCCLK * 8.0) / 2
CLKIN = (OSCCLK * 9.0) / 2
CLKIN = (OSCCLK * 10.0) / 2
0001
x 1.0
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
x 2.0
x 3.0
x 4.0
x 5.0
x 6.0
x 7.0
x 8.0
x 9.0
x 10.0
spare
spare
spare
spare
spare
15:4
reserved
R=0
0:0
The PLLCR register is reset to a known state by the XRS reset line. If a reset is issued by the debugger, the PLL clocking ratio is not changed.
P
相關PDF資料 |
PDF描述 |
|---|---|
| TMP320F2810PBKA | DIGITAL SIGNAL PROCESSORS |
| TMX320F2810PBKAEP | Digital Signal Processors |
| TMP320F2810PBKAEP | Digital Signal Processors |
| TMX320F2810PBKS | DIGITAL SIGNAL PROCESSORS |
| TMP320F2810PBKS | DIGITAL SIGNAL PROCESSORS |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TMX320F2810PBKAEP | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Signal Processors |
| TMX320F2810PBKS | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS |
| TMX320F2810PGFA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS |
| TMX320F2810PGFAEP | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Signal Processors |
| TMX320F2810PGFS | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DIGITAL SIGNAL PROCESSORS |
發布緊急采購，3分鐘左右您將得到回復。