- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369321 > 74LVQ74T (意法半導(dǎo)體) DUAL D-TYPE FLIP FLOP WITH PRESET AND CLEAR PDF資料下載
參數(shù)資料
| 型號(hào)： | 74LVQ74T |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | DUAL D-TYPE FLIP FLOP WITH PRESET AND CLEAR |
| 中文描述： | 雙D型觸發(fā)器與預(yù)置和清除 |
| 文件頁數(shù)： | 5/11頁 |
| 文件大小： | 79K |
| 代理商： | 74LVQ74T |
AC ELECTRICAL CHARACTERISTICS
(C
L
= 50 pF, R
L
= 500
, Input t
r
= t
f
=3 ns)
Symbol
Parameter
Test Condition
Value
Unit
V
CC
(V)
T
A
= 25
o
C
Min.
Typ.
-40 to 85
o
C
Min.
Max.
19.0
13.0
16.0
12.0
7.0
5.0
7.0
5.0
5.0
4.0
2.0
2.0
1.0
1.0
Max.
21.0
14.0
19.0
13.0
10.0
7.0
10.0
7.0
6.0
5.0
2.0
2.0
1.0
1.0
t
PLH
t
PHL
Propagation Delay Time
CK to Q
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
2.7
3.3
(*)
8.0
6.5
7.0
6.0
1.5
1.5
1.5
1.5
-0.2
-0.2
0.2
0.2
-1.0
-1.0
200
250
0.5
0.5
ns
t
PLH
t
PHL
Propagation Delay Time
PR or CLR to Q
ns
t
w
Pulse Width CK, HIGH
or LOW
ns
t
w(L)
Pulse Width PR or CLR,
LOW
ns
t
s
Setup Time D to CK
HIGH or LOW
ns
t
h
Hold Time Q to CK
HIGH or LOW
ns
t
REM
Recovery Time PR or
CLR to Q
ns
f
MAX
Maximum Clock
Frequency
60
100
40
100
MHz
t
OSLZ
t
OSHL
Output to Output Skew
Time (note 1, 2)
1.0
1.0
1.5
1.5
ns
1) Skewis definedastheabsolute value ofthedifference betweentheactualpropagation delay for anytwooutputs of thesamedevice switchinginthe
samedirection, either HIGHorLOW
2) Parameter guaranteed bydesign
CAPACITIVE CHARACTERISTICS
Symbol
Parameter
Test Conditions
Value
Unit
V
CC
(V)
T
A
= 25
o
C
Min.
Typ.
-40 to 85
o
C
Min.
Max.
Max.
C
IN
C
PD
Input Capacitance
Power Dissipation
Capacitance (note 1)
3.3
3.3
4
33
pF
pF
f
IN
= 10 MHz
1)C
PD
isdefined as thevalue oftheIC’sinternal equivalent capacitance whichiscalculated fromtheoperatingcurrent consumption without load.(Referto
TestCircuit).Average opertingcurrent canbeobtained bythefollowingequation. I
CC
(opr)=C
PD
V
CC
f
IN
+I
CC
/n(per circuit)
74LVQ74
5/10
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74LVQ74 | Low Voltage Dual D-Type Positive Edge-Triggered Flip-Flop |
| 74LVQ74SC | Low Voltage Dual D-Type Positive Edge-Triggered Flip-Flop |
| 74LVQ74SJ | Low Voltage Dual D-Type Positive Edge-Triggered Flip-Flop |
| 74LVQ74 | Dual D-Type Flip Flop with Preset and Clear(帶復(fù)位和清除的雙D觸發(fā)器) |
| 74LVQ86M | QUAD EXCLUSIVE OR GATE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74LVQ74TTR | 功能描述:觸發(fā)器 Dual "D" Flip-Flop RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74LVQ86M | 功能描述:邏輯門 Quad Exclusive OR RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時(shí)間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel |
| 74LVQ86MTR | 功能描述:邏輯門 Quad Exclusive OR RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時(shí)間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel |
| 74LVQ86SC | 功能描述:邏輯門 Quad 2-Input OR Gate RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時(shí)間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel |
| 74LVQ86SC_Q | 功能描述:邏輯門 Quad 2-Input OR Gate RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時(shí)間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。