- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369347 > 784215A (NEC Corp.) MOS INTEGRATED CIRCUIT PDF資料下載
參數(shù)資料
| 型號(hào)： | 784215A |
| 廠商： | NEC Corp. |
| 英文描述： | MOS INTEGRATED CIRCUIT |
| 中文描述： | 馬鞍山集成電路 |
| 文件頁數(shù)： | 76/100頁 |
| 文件大?。?/td> | 564K |
| 代理商： | 784215A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁
Data Sheet U14121EJ2V0DS00
76
μ
PD784214A, 784215A, 784216A, 784217A, 784218A, 784214AY, 784215AY, 784216AY, 784217AY, 784218AY
AC Characteristics
(1) Read/write operation (2/2)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
V
DD
= 5.0 V
±
10%
0.5T
2
ns
V
DD
= 3.0 V
±
10%
0.5T
12
ns
Address active time from RD
↑
t
DRA
V
DD
= 2.0 V
±
10%
0.5T
35
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from RD
↑
to ASTB
↑
t
DRST
V
DD
= 2.0 V
±
10%
0.5T
40
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
30
ns
RD low-level width
t
WRL
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 5.0 V
±
10%
(1
+
a)T
24
ns
V
DD
= 3.0 V
±
10%
(1
+
a)T
34
ns
Delay time from address to WR
↓
t
DAW
V
DD
= 2.0 V
±
10%
(1
+
a)T
70
ns
V
DD
= 5.0 V
±
10%
0.5T
14
ns
V
DD
= 3.0 V
±
10%
0.5T
14
ns
Address hold time (from WR
↑
)
t
HRD
V
DD
= 2.0 V
±
10%
0.5T
14
ns
V
DD
= 5.0 V
±
10%
0.5T
+
15
ns
V
DD
= 3.0 V
±
10%
0.5T
+
30
ns
Delay time from ASTB
↓
to data
output
t
DSTOD
V
DD
= 2.0 V
±
10%
0.5T
+
240
ns
V
DD
= 5.0 V
±
10%
0.5T
30
ns
V
DD
= 3.0 V
±
10%
0.5T
30
ns
Delay time from WR
↓
to data
output
t
DWOD
V
DD
= 2.0 V
±
10%
0.5T
30
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from ASTB
↓
to WR
↓
t
DSTW
V
DD
= 2.0 V
±
10%
0.5T
20
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
20
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
25
ns
Data setup time (to WR
↑
)
t
SODWR
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
70
ns
V
DD
= 5.0 V
±
10%
0.5T
14
ns
V
DD
= 3.0 V
±
10%
0.5T
14
ns
Data hold time (from WR
↑
)
t
HWOD
V
DD
= 2.0 V
±
10%
0.5T
50
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from WR
↑
to ASTB
↑
t
DWST
V
DD
= 2.0 V
±
10%
0.5T
30
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
30
ns
WR low-level width
t
WWL
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
30
ns
Remark
T: t
CYK
= 1/f
XX
(f
XX
: main system clock frequency)
a: 1 (during address wait), otherwise, 0
n: Number of wait states (n
≥
0)
www.DataSheet4U.com
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 784215AY | MOS INTEGRATED CIRCUIT |
| 784216A | MOS INTEGRATED CIRCUIT |
| 784216AY | MOS INTEGRATED CIRCUIT |
| 784217A | MOS INTEGRATED CIRCUIT |
| 784217AY | MOS INTEGRATED CIRCUIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 784215AY | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216A | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216AY | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217A | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217AY | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。