欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: A3PN125-ZFVQ100
元件分類: FPGA
英文描述: FPGA, 3072 CLBS, 125000 GATES, PQFP100
封裝: 14 X 14 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, VQFP-100
文件頁數: 13/92頁
文件大小: 3184K
代理商: A3PN125-ZFVQ100
ProASIC3 nano DC and Switching Characteristics
2- 6
A d vance v0.2
Calculating Power Dissipation
Quiescent Supply Current
Power per I/O Pin
Table 2-7
Quiescent Supply Current Characteristics
A3PN010
A3PN015
A3PN020
A3PN060
A3PN125
A3PN250
Typical (25°C)
1 mA
2 mA
3 mA
Max. (Commercial)
5 mA
10 mA
20 mA
Max. (Industrial)
8 mA
15 mA
30 mA
Notes:
1. IDD Includes VCC, VPUMP, and VCCI, currents. Values do not include I/O static contribution, which
is shown in Table 2-9.
2. –F speed grade devices may experience higher standby IDD of up to five times the standard IDD
and higher I/O leakage.
Table 2-8
Summary of I/O Input Buffer Power (Per Pin) – Default I/O Software Settings
VCCI (V)
Dynamic Power
PAC9 (W/MHz)
*
Single-Ended
3.3 V LVTTL / 3.3 V LVCMOS
3.3
16.26
3.3 V LVTTL / 3.3 V LVCMOS – Schmitt Trigger
3.3
18.95
2.5 V LVCMOS
2.5
4.59
2.5 V LVCMOS – Schmitt Trigger
2.5
6.01
1.8 V LVCMOS
1.8
1.61
1.8 V LVCMOS – Schmitt Trigger
1.8
1.70
1.5 V LVCMOS (JESD8-11)
1.5
0.96
1.5 V LVCMOS (JESD8-11) – Schmitt Trigger
1.5
0.90
Note: *PAC9 is the total dynamic power measured on VCCI.
Table 2-9
Summary of I/O Output Buffer Power (per pin) – Default I/O Software Settings1
CLOAD (pF)
2
VCCI (V)
Dynamic Power
PAC10 (W/MHz)
3
Single-Ended
3.3 V LVTTL / 3.3 V LVCMOS
10
3.3
162.43
2.5 V LVCMOS
10
2.5
92.49
1.8 V LVCMOS
10
1.8
47.48
1.5 V LVCMOS (JESD8-11)
10
1.5
32.75
Notes:
1. Dynamic power consumption is given for standard load and software default drive strength
and output slew.
2. Values are for A3PN020, A3PN015, and A3PN010. A3PN060, A3PN125, and A3PN250 have a
default loading of 35 pF.
3. PAC10 is the total dynamic power measured on VCCI.
相關PDF資料
PDF描述
A3PN125-ZFVQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-1VQ100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-1VQ100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-1VQG100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-1VQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
相關代理商/技術參數
參數描述
A3PN125-ZVQ100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-ZVQ100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-ZVQG100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-ZVQG100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQ100 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
主站蜘蛛池模板: 田林县| 炎陵县| 叙永县| 乐平市| 麻城市| 斗六市| 库伦旗| 普安县| 浮山县| 蛟河市| 旬邑县| 收藏| 炎陵县| 容城县| 木兰县| 安顺市| 舒兰市| 廉江市| 寻乌县| 临泽县| 北票市| 青岛市| 简阳市| 洛隆县| 库伦旗| 教育| 深水埗区| 汪清县| 广宗县| 图木舒克市| 申扎县| 深州市| 塔河县| 布尔津县| 苗栗市| 江达县| 汝南县| 响水县| 尖扎县| 永顺县| 开化县|