- 您現在的位置：買賣IC網 > PDF目錄373910 > AD7610BSTZ (ANALOG DEVICES INC) 16-Bit, 250 kSPS, Unipolar/Bipolar Programmable Input PulSAR ADC PDF資料下載
參數資料
| 型號： | AD7610BSTZ |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | ADC |
| 英文描述： | 16-Bit, 250 kSPS, Unipolar/Bipolar Programmable Input PulSAR ADC |
| 中文描述： | 1-CH 16-BIT SUCCESSIVE APPROXIMATION ADC, PARALLEL ACCESS, PQFP48 |
| 封裝： | LEAD FREE, MO-026BBC, LQFP-48 |
| 文件頁數： | 5/32頁 |
| 文件大小： | 591K |
| 代理商： | AD7610BSTZ |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
AD7610
Rev. 0 | Page 5 of 32
TIMING SPECIFICATIONS
AVDD = DVDD = 5 V; OVDD = 2.7 V to 5.5 V; VCC = 15 V; VEE = 15 V; V
REF
= 5 V; all specifications T
MIN
to T
MAX
, unless otherwise noted.
Table 3.
Parameter
CONVERSION AND RESET (See Figure 33 and Figure 34)
Convert Pulse Width
Time Between Conversions
CNVST Low to BUSY High Delay
BUSY High (Except Master Serial Read After Convert)
Aperture Delay
End of Conversion to BUSY Low Delay
Conversion Time
Acquisition Time
RESET Pulse Width
PARALLEL INTERFACE MODES (See Figure 35 and Figure 37)
CNVST Low to DATA Valid Delay
DATA Valid to BUSY Low Delay
Bus Access Request to DATA Valid
Bus Relinquish Time
MASTER SERIAL INTERFACE MODES
1
(See Figure 39 and Figure 40)
CS Low to SYNC Valid Delay
CS Low to Internal SDCLK Valid Delay
1
CS Low to SDOUT Delay
CNVST Low to SYNC Delay, Read During Convert
SYNC Asserted to SDCLK First Edge Delay
Internal SDCLK Period
2
Internal SDCLK High
2
Internal SDCLK Low
2
SDOUT Valid Setup Time
2
SDOUT Valid Hold Time
2
SDCLK Last Edge to SYNC Delay
2
CS High to SYNC HI-Z
CS High to Internal SDCLK HI-Z
CS High to SDOUT HI-Z
BUSY High in Master Serial Read After Convert
2
CNVST Low to SYNC Delay, Read After Convert
SYNC Deasserted to BUSY Low Delay
SLAVE SERIAL/SERIAL CONFIGURATION INTERFACE MODES
1
(See Figure 42,
Figure 43, and Figure 45)
External SDCLK, SCCLK Setup Time
External SDCLK Active Edge to SDOUT Delay
SDIN/SCIN Setup Time
SDIN/SCIN Hold Time
External SDCLK/SCCLK Period
External SDCLK/SCCLK High
External SDCLK/SCCLK Low
1
In serial interface modes, the SDSYNC, SDSCLK, and SDOUT timings are defined with a maximum load C
L
of 10 pF; otherwise, the load is 60 pF maximum.
2
In serial master read during convert mode. See Table 4 for serial mode read after convert mode.
Symbol
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
Min
10
4
10
380
10
20
2
3
30
15
10
4
5
5
Typ
2
560
See Table 4
1.31
25
Max
35
1.45
1.45
1.41
40
15
10
10
10
45
10
10
10
Unit
ns
μs
ns
μs
ns
ns
μs
ns
ns
μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
μs
ns
t
31
t
32
t
33
t
34
t
35
t
36
t
37
5
2
5
5
25
10
10
18
ns
ns
ns
ns
ns
ns
ns
相關PDF資料 |
PDF描述 |
|---|---|
| AD7610BSTZ-RL | 16-Bit, 250 kSPS, Unipolar/Bipolar Programmable Input PulSAR ADC |
| AD7621 | 16-Bit, 1 LSB INL, 3 MSPS PulSAR ADC |
| AD7621ACP | 16-Bit, 1 LSB INL, 3 MSPS PulSAR ADC |
| AD7621ACPRL | 16-Bit, 1 LSB INL, 3 MSPS PulSAR ADC |
| AD7621AST | 16-Bit, 1 LSB INL, 3 MSPS PulSAR ADC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AD7610BSTZ-RL | 功能描述:IC ADC 16BIT 250KSPS 48-LQFP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:PulSAR® 標準包裝:1,000 系列:- 位數:12 采樣率（每秒）:300k 數據接口:并聯 轉換器數目:1 功率耗散（最大）:75mW 電壓電源:單電源 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應商設備封裝:24-SOIC 包裝:帶卷 (TR) 輸入數目和類型:1 個單端，單極；1 個單端，雙極 |
| AD7611ACP | 制造商:Analog Devices 功能描述:1MSPS, 16-BIT ADC S/W PROG. INPUT RANGES - Bulk |
| AD7611AST | 制造商:Analog Devices 功能描述:1MSPS, 16-BIT ADC S/W PROG. INPUT RANGES - Bulk |
| AD7612 | 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Bit, 1 MSPS, Differential, Programmable Input PulSAR ADC |
| AD7612BCPZ | 功能描述:IC ADC 16BIT 750KSPS SAR 48LFCSP RoHS:是 類別:集成電路 (IC) >> 數據采集 - 模數轉換器 系列:PulSAR® 其它有關文件:TSA1204 View All Specifications 標準包裝:1 系列:- 位數:12 采樣率（每秒）:20M 數據接口:并聯 轉換器數目:2 功率耗散（最大）:155mW 電壓電源:模擬和數字 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TQFP 供應商設備封裝:48-TQFP（7x7） 包裝:Digi-Reel® 輸入數目和類型:4 個單端，單極；2 個差分，單極 產品目錄頁面:1156 (CN2011-ZH PDF) 其它名稱:497-5435-6 |
發布緊急采購，3分鐘左右您將得到回復。