- 您現在的位置：買賣IC網 > PDF目錄374032 > ADSP-21061 (Analog Devices, Inc.) ADSP-2106x SHARC DSP Microcomputer Family PDF資料下載
參數資料
| 型號： | ADSP-21061 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | ADSP-2106x SHARC DSP Microcomputer Family |
| 中文描述： | 的ADSP - 2106x SHARC處理器DSP的微機家庭 |
| 文件頁數： | 19/47頁 |
| 文件大小： | 367K |
| 代理商： | ADSP-21061 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
ADSP-21061/ADSP-21061L
–19–
REV. B
ADSP-21061 (5 V)
33 MHz
Min
Max
40 MHz 50 MHz
Min
Max
Parameter
Min
Max
Unit
Clock Input
Timing Requirements:
t
CK
t
CKL
t
CKH
t
CKRF
CLKIN Period
CLKIN Width Low
CLKIN Width High
CLKIN Rise/Fall (0.4 V–2.0 V)
30
7
5
100
25
7
5
100
20
7
5
100
ns
ns
ns
ns
3
3
3
ADSP-21061L (3.3 V)
40 MHz
Min
Max
44 MHz
Min
Parameter
Max
Unit
Clock Input
Timing Requirements:
t
CK
t
CKL
t
CKH
t
CKRF
CLKIN Period
CLKIN Width Low
CLKIN Width High
CLKIN Rise/Fall (0.4 V–2.0 V)
25
7
5
100
22.5
7
5
100
ns
ns
ns
ns
3
3
CLKIN
t
CKH
t
CK
t
CKL
Figure 8. Clock Input
ADSP-21061 (5 V)
Min
ADSP-21061L (3.3 V)
Min
Parameter
Max
Max
Unit
Reset
Timing Requirements:
t
WRST
t
SRST
RESET
Pulsewidth Low
1
RESET
Setup before CLKIN High
2
4t
CK
14 + DT/2
4t
CK
14 + DT/2
ns
ns
t
CK
t
CK
NOTES
1
Applies after the power-up sequence is complete. At power-up, the processor’s internal phase-locked loop requires no more than 2000 CLKIN cycles while RESET is
low, assuming stable V
and CLKIN (not including start-up time of external clock oscillator).
2
Only required if multiple ADSP-2106xs must come out of reset synchronous to CLKIN with program counters (PC) equal (i.e., for a SIMD system). Not required
for multiple ADSP-2106xs communicating over the shared bus (through the external port), because the bus arbitration logic automatically synchronizes itself after reset.
CLKIN
RESET
t
WRST
t
SRST
Figure 9. Reset
ADSP-21061 (5 V)
Min
ADSP-21061L (3.3 V)
Min
Parameter
Max
Max
Unit
Interrupts
Timing Requirements:
t
SIR
t
HIR
t
IPW
IRQ2-0
Setup before CLKIN High
1
IRQ2-0
Hold before CLKIN High
1
IRQ2-0
Pulsewidth
2
18 + 3DT/4
18 + 3DT/4
ns
ns
ns
12 + 3DT/4
12 + 3DT/4
2 + t
CK
2 + t
CK
NOTES
1
Only required for
IRQx
recognition in the following cycle.
2
Applies only if t
SIR
and t
HIR
requirements are not met.
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21061L | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061LAS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061LAS-176 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061KS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21061KS-200 | ADSP-2106x SHARC DSP Microcomputer Family |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-21061KS | 制造商:Analog Devices 功能描述: |
| ADSP-21061KS-133 | 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21061KS-160 | 功能描述:IC DSP CONTROLLER 1MBIT 240MQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21061KS-200 | 功能描述:IC DSP CONTROLLER 32BIT 240MQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21061KS-200X | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Digital Signal Processor |
發布緊急采購，3分鐘左右您將得到回復。