- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1992 > CYW173SXC (Silicon Laboratories Inc)IC CLK GEN TAPE DRV 4CH 16SOIC PDF資料下載
參數(shù)資料
| 型號(hào)： | CYW173SXC |
| 廠商： | Silicon Laboratories Inc |
| 文件頁(yè)數(shù)： | 1/5頁(yè) |
| 文件大小： | 0K |
| 描述： | IC CLK GEN TAPE DRV 4CH 16SOIC |
| 標(biāo)準(zhǔn)包裝： | 48 |
| 類型： | 時(shí)鐘/頻率發(fā)生器 |
| PLL： | 是 |
| 主要目的： | CPB Tape Drive System |
| 輸入： | 晶體 |
| 輸出： | TTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:4 |
| 差分 - 輸入:輸出： | 無(wú)/無(wú) |
| 頻率 - 最大： | 100MHz |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | * |
| 封裝/外殼： | * |
| 供應(yīng)商設(shè)備封裝： | * |
| 包裝： | * |
Tape Drive Frequency Timing Generator
W173
..........Document #: 38-07313 Rev. *B Page Page 1 of 5 of 5
400 West Cesar Chavez, Austin, TX 78701
1+(512) 416-8500
1+(512) 416-9669
www.silabs.com
Features
Four derived outputs at frequencies specified by
Hewlett Packard Computer Peripherals Bristol/Boise
(CPB)
Less than ±250 ps cycle-to-cycle jitter
(13.2 MHz clock excluded derated to ±400 ps)
Less than ±350 ps absolute jitter
Supports 3.3V operation
TTL compatible logic: VIL = 0.8V max., VIH = 2.0V min.,
VOL = 0.4V max., and VOH = 2.4V min.
OE pin has internal pull-up
45/55% duty cycle on all outputs
15
output drivers
Accepts 26.5625 MHz input reference
Built-in crystal oscillator circuit. Capacitive load
presented to the crystal is approximately 14 pF
Outputs designed to drive 30 pF loads
Available in 16-pin SOIC package
Functional Description
The W173 has been defined to meet the timing signal require-
ments for Hewlett Packard CPB tape drive system.
S
Block Diagram
Pin Configuration
XTAL
OSC
REFIN
PLL 1
50 MHz
6.6 MHz
13.2 MHz
PLL 2
OE
10 MHz
VDD
6.6MHZ
GND
13.2MHZ
VDD
GND
10MHZ
16
15
14
13
12
11
10
VDD
X1
X2
GND
OE
VDD
50MHZ
1
2
3
4
5
6
7
8
9
VDD
GND
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CYW305OXC | IC CLOCK W305 SOLANO 56SSOP |
| DAC5674IPHPG4 | IC DAC 14BIT 400MSPS 48-HTQFP |
| DAC7621EBG4 | IC SNGL 12BIT PARALLEL D/A 20SSO |
| DAC7801KPG4 | IC DUAL 12BIT CMOS DAC 24-DIP |
| DAC8043AESZ | IC DAC 12BIT MULT SRL INP 8SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CYW173SXCT | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 Tape Media Backup Dr Clk Gen W173 DS RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| CYW180-01SX | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Peak Reducing EMI Solution |
| CYW180-01SXT | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Peak Reducing EMI Solution |
| CYW180-02SX | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Peak Reducing EMI Solution |
| CYW180-02SXT | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Peak Reducing EMI Solution |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。