欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數(shù)資料
型號： EP20K400EQI240-3
廠商： ALTERA CORP
元件分類： PLD
英文描述： LOADABLE PLD, PQFP240
封裝： PLASTIC, QFP-240
文件頁數(shù)： 1/65頁
文件大小： 781K
代理商： EP20K400EQI240-3
Altera Corporation
23
APEX 20K
Programmable Logic
Device Family
May 1999, ver. 2
Data Sheet
A-DS-APEX20K-02
Features...
s
Industry’s first programmable logic device (PLD) incorporating
System-on-a-Programmable-ChipTM integration
–
MultiCoreTM architecture integrating look-up table (LUT) logic,
product-term logic, and embedded memory
–
Embedded system block (ESB) implementation of product-term
logic used for combinatorial-intensive functions
Preliminary
Information
–
LUT logic used for register-intensive functions
–
ESB used to implement memory functions, including first-in
first-out (FIFO) buffers, dual-port RAM, and content-
addressable memory (CAM)
s
High density
–
100,000 to 1 million typical gates (see Table 1)
–
Up to 42,240 logic elements (LEs)
–
Up to 540,672 RAM bits that can be used without reducing
available logic
–
Up to 4,224 product-term-based macrocells
Notes:
(1)
The embedded IEEE Std. 1149.1 JTAG boundary-scan circuitry contributes up to 52,130 additional gates.
(2)
This information is preliminary.
Table 1. APEX 20K Device Features
Feature
EP20K100E
EP20K100
EP20K160E EP20K200E
EP20K200
EP20K300E EP20K400E
EP20K400
EP20K600E EP20K1000E
Maximum
system gates
263,000
404,000
526,000
728,000
1,052,000
1,537,000
2,670,000
Typical gates
106,000
163,000
211,000
293,000
423,000
618,000
1,073,000
LEs
4,160
6,400
8,320
11,520
16,640
24,320
42,240
ESBs
26
40
52
72
104
152
264
Maximum
RAM bits
53,248
81,920
106,496
147,456
212,992
311,296
540,672
Maximum
macrocells
416
640
832
1,152
1,664
2,432
4,224
Maximum
user I/O pins
252
320
382
420
502
620
780
相關(guān)PDF資料
PDF描述
EP20K400ERC240-1 LOADABLE PLD, PQFP240
EP20K400ERC240-2 LOADABLE PLD, PQFP240
EP20K400ERC240-3 LOADABLE PLD, PQFP240
EP20K400ERI240-1 LOADABLE PLD, PQFP240
EP20K400ERI240-2 LOADABLE PLD, PQFP240
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K400FC672-1 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 1664 Macros 502 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K400FC672-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K400FC672-1X 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 1664 Macros 502 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K400FC672-2 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 1664 Macros 502 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K400FC672-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*
主站蜘蛛池模板： 京山县| 南部县| 遂川县| 翁源县| 高邑县| 泰顺县| 龙岩市| 贵溪市| 平谷区| 平顺县| 平江县| 荔波县| 安丘市| 绥化市| 万全县| 青河县| 长海县| 新蔡县| 水城县| 晋中市| 凌海市| 宁化县| 遂宁市| 藁城市| 汉川市| 阿勒泰市| 承德市| 抚顺市| 宁河县| 宁化县| 本溪市| 大方县| 馆陶县| 林甸县| 万全县| 西林县| 肃南| 阿克陶县| 岐山县| 乾安县| 山西省|