- 您現在的位置：買賣IC網 > PDF目錄97930 > EPM3128ATC144-7 PDF資料下載
參數資料
| 型號： | EPM3128ATC144-7 |
| 文件頁數： | 1/53頁 |
| 文件大?。?/td> | 839K |
| 代理商： | EPM3128ATC144-7 |
當前第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
Altera Corporation
1
MAX 3000A
Programmable Logic
Device Family
September 2000, ver. 1.1
Data Sheet
A-DS-M3000A-01.1
Features...
s
High-performance, low-cost CMOS EEPROM-based programmable
logic devices (PLDs) built on a Multiple Array MatriX (MAX)
architecture (see Table 1)
s
3.3-V in-system programmability (ISP) through the built-in
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface with
advanced pin-locking capability
s
Built-in boundary-scan test (BST) circuitry compliant with
IEEE Std. 1149.1-1990
s
Enhanced ISP features:
–
Enhanced ISP algorithm for faster programming
–
ISP_Done bit to ensure complete programming
–
Pull-up resistor on I/O pins during in-system programming
s
High-density PLDs ranging from 600 to 5,000 usable gates
s
4.5-ns pin-to-pin logic delays with counter frequencies of up to
227.3 MHz
s
MultiVoltTM I/O interface enabling the device core to run at 3.3 V,
while I/O pins are compatible with 5.0-V, 3.3-V, and 2.5-V logic
levels
s
Pin counts ranging from 44 to 208 in a variety of thin quad flat pack
(TQFP), plastic quad flat pack (PQFP), and plastic J-lead chip carrier
(PLCC) packages
s
Hot-socketing support
s
Programmable interconnect array (PIA) continuous routing structure
for fast, predictable performance
s
PCI compatible
s
Bus-friendly architecture including programmable slew-rate control
s
Open-drain output option
Table 1. MAX 3000A Device Features
Feature
EPM3032A
EPM3064A
EPM3128A
EPM3256A
Usable gates
600
1,250
2,500
5,000
Macrocells
32
64
128
256
Logic array blocks
2
4
8
16
Maximum user I/O
pins
34
66
96
158
tPD (ns)
4.5
5.0
5.5
tSU (ns)
2.9
2.8
3.3
3.9
tCO1 (ns)
3.0
3.1
3.4
3.5
fCNT (MHz)
227.3
222.2
192.3
172.4
相關PDF資料 |
PDF描述 |
|---|---|
| EPM7032AELC44-10 | |
| EPM7032AELC44-4 | |
| EPM7032AELC44-7 | |
| EPM7032AETC44-10 | |
| EPM7032AETC44-4 | |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPM3128ATC144-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 96 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3128ATI100-10 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 80 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3128ATI10010N | 制造商:Altera Corporation 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz CMOS Technology 3.3V 100-Pin TQFP 制造商:Altera Corporation 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz 3.3V 100-Pin TQFP 制造商:Altera 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz CMOS Technology 3.3V 100-Pin TQFP 制造商:Altera 功能描述:CPLD MAX 3000A Family 2.5K Gates 128 Macro Cells 98MHz 3.3V 100-Pin TQFP |
| EPM3128ATI100-10N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 80 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3128ATI144-10 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 128 Macro 96 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發布緊急采購，3分鐘左右您將得到回復。