- 您現在的位置：買賣IC網 > PDF目錄97931 > EPM7256AETC144-7 PDF資料下載
參數資料
| 型號： | EPM7256AETC144-7 |
| 文件頁數： | 1/60頁 |
| 文件大?。?/td> | 1041K |
| 代理商： | EPM7256AETC144-7 |
當前第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
Includes
MAX 7000AE
Altera Corporation
1
MAX 7000A
Programmable Logic
Device
October 2001, ver. 4.1
Data Sheet
A-DS-M7000A-4.1
Features...
I
High-performance 3.3-V EEPROM-based programmable logic
devices (PLDs) built on second-generation Multiple Array MatriX
(MAX) architecture (see Table 1)
I
3.3-V in-system programmability (ISP) through the built-in
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface with
advanced pin-locking capability
–
MAX 7000AE device in-system programmability (ISP) circuitry
compliant with IEEE Std. 1532
–
EPM7128A and EPM7256A device ISP circuitry compatible with
IEEE Std. 1532
I
Built-in boundary-scan test (BST) circuitry compliant with
IEEE Std. 1149.1
I
Supports JEDEC Jam Standard Test and Programming Language
(STAPL) JESD-71
I
Enhanced ISP features
–
Enhanced ISP algorithm for faster programming (excluding
EPM7128A and EPM7256A devices)
–
ISP_Done bit to ensure complete programming (excluding
EPM7128A and EPM7256A devices)
–
Pull-up resistor on I/O pins during in-system programming
I
Pin-compatible with the popular 5.0-V MAX 7000S devices
I
High-density PLDs ranging from 600 to 10,000 usable gates
f For information on in-system programmable 5.0-V MAX 7000 or 2.5-V
MAX 7000B devices, see the MAX 7000 Programmable Logic Device Family
Table 1. MAX 7000A Device Features
Feature
EPM7032AE
EPM7064AE
EPM7128AE
EPM7256AE
EPM7512AE
Usable gates
600
1,250
2,500
5,000
10,000
Macrocells
32
64
128
256
512
Logic array blocks
2
4
8
16
32
Maximum user I/O
pins
36
68
100
164
212
tPD (ns)
4.5
5.0
5.5
7.5
tSU (ns)
2.9
2.8
3.3
3.9
5.6
tFSU (ns)
2.5
3.0
tCO1 (ns)
3.0
3.1
3.4
3.5
4.7
fCNT (MHz)
227.3
222.2
192.3
172.4
116.3
相關PDF資料 |
PDF描述 |
|---|---|
| EPM7256AETI100-7 | |
| EPM7256AETI144-7 | |
| EPM7512AEFC256-12 | |
| EPM7512AEFC256-7 | |
| EPM7512AEFI256-10 | |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPM7256AETC144-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7256AETI100-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7256AETI100-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 84 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7256AETI144-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7256AETI144-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 256 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發布緊急采購，3分鐘左右您將得到回復。