- 您現在的位置：買賣IC網 > PDF目錄2071 > ICS527R-04LF (IDT, Integrated Device Technology Inc)IC CLK SLICER PECL ZDB 28-SSOP PDF資料下載
參數資料
| 型號： | ICS527R-04LF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數： | 1/9頁 |
| 文件大小： | 0K |
| 描述： | IC CLK SLICER PECL ZDB 28-SSOP |
| 產品培訓模塊： | Clock Distibution and Generation 1.0 |
| 標準包裝： | 48 |
| 類型： | 扇出緩沖器（分配），零延遲緩沖 |
| PLL： | 是 |
| 輸入： | CMOS，PECL |
| 輸出： | PECL |
| 電路數： | 1 |
| 比率 - 輸入:輸出： | 1:2 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 160MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3.15 V ~ 3.45 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-SSOP（0.154"，3.90mm 寬） |
| 供應商設備封裝： | 28-QSOP |
| 包裝： | 管件 |
| 其它名稱： | 527R-04LF |
DATASHEET
CLOCK SLICER USER CONFIGURABLE PECL INPUT ZDB
ICS527-04
IDT / ICS CLOCK SLICER USER CONFIGURABLE PECL INPUT ZDB
1
ICS527-04
REV F 051310
Description
The ICS527-04 Clock Slicer is the most flexible way to
generate an output clock from an input clock with zero
skew. The user can easily configure the device to
produce nearly any output clock that is multiplied or
divided from the input clock. The part supports
non-integer multiplications and divisions. Using
Phase-Locked Loop (PLL) techniques, the device
accepts an input clock up to 200 MHz and produces an
output clock up to 160 MHz.
The ICS527-04 aligns rising edges on PECLIN with
FBPECL at a ratio determined by the reference and
feedback dividers.
For other PECL output clocks, see the ICS507-01,
ICS525-03, or the MK3707. For PECL in and CMOS
out, see the ICS527-02. For CMOS in and PECL out
with zero delay, use the ICS527-03.
Features
Packaged as 28-pin SSOP (150 mil body)
Synchronizes fractional clocks rising edges
CMOS in to PECL out
PECL in to PECL out
Pin selectable dividers
Zero input to output skew
User determines the output frequency - no software
needed
Slices frequency or period
Input clock frequency of 1.5 MHz - 200 MHz
Output clock frequencies up to 160 MHz
Very low jitter
Duty cycle of 45/55
Operating voltage of 3.3 V
Advanced, low power CMOS process
Block Diagram
PECLIN
VDD
GND
2
PECLO
Reference
Divider
PECLIN
Phase Comparator,
Charge Pump, and
Loop Filter
VCO
Output
Divider
7
R6:R0
F6:F0
S1:S0
Feedback
Divider
1
0
Divide
by 2
FBPECL
1
0
Divide
by 2
VDD
RES
IRANGE
560 ohm
68 ohm
180 ohm
68 ohm
180 ohm
2
PECLO
VDD
相關PDF資料 |
PDF描述 |
|---|---|
| ICS542MILFT | IC CLOCK BUFF DIVIDER 1:2 8-SOIC |
| ICS548AMI-03LF | IC CLK INVERTER/DIVIDER 16-SOIC |
| ICS551MILF | IC CLK BUFFER 1:4 160MHZ 8-SOIC |
| ICS553MLFT | IC CLK BUFFER 1:4 200MHZ 8-SOIC |
| ICS554G-01AILFT | IC CLK BUFFER 1:4 200MHZ 16TSSOP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ICS527R-04LFT | 功能描述:IC CLK SLICER PECL ZDB 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發生器，PLL，頻率合成器 系列:- 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數:- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應商設備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
| ICS527R-04T | 功能描述:IC CLK SLICER PECL ZDB 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發生器，PLL，頻率合成器 系列:- 產品變化通告:Product Discontinuation 04/May/2011 標準包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數:1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應商設備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS5300V-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| ICS5300V-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
| ICS5300V-3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Video DAC with Color Palette (RAMDAC) |
發布緊急采購，3分鐘左右您將得到回復。