欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數(shù)資料
型號: IDT23S09E-1PGI
廠商: Integrated Device Technology, Inc.
英文描述: 3.3V ZERO DELAY CLOCK BUFFER, SPREAD SPECTRUM COMPATIBLE
中文描述: 3.3零延遲時鐘緩沖器,擴頻兼容
文件頁數(shù): 1/8頁
文件大小: 65K
代理商: IDT23S09E-1PGI
1
COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES
IDT23S09E
3.3V ZERO DELAY CLOCK BUFFER
OCT OBER 2003
2003 Integrated Device Technology, Inc.
DSC - 6399/8
c
COMMERCIAL AND INDUS T RIAL T EMPERAT URE RANGES
The IDT logo is a registered trademark of Integrated Device Technology, Inc.
FEATURES:
Phase-Lock Loop Clock Distribution
10MHz to 200MHz operating frequency
Distributes one clock input to one bank of five and one bank of
four outputs
Separate output enable for each output bank
Output Skew < 250ps
Low jitter <200 ps cycle-to-cycle
IDT23S09E-1 for Standard Drive
IDT23S09E-1H for High Drive
No external RC network required
Operates at 3.3V V
DD
Spread spectrum compatible
Available in SOIC and TSSOP packages
IDT23S09E
3.3V ZERO DELAY
CLOCK BUFFER, SPREAD
SPECTRUM COMPATIBLE
DESCRIPTION:
The IDT23S09E is a high-speed phase-lock loop (PLL) clock buffer,
designed to address high-speed clock distribution applications. The zero
delay is achieved by aligning the phase between the incomng clock and
the output clock, operable within the range of 10 to 200MHz.
The IDT23S09E is a 16-pin version of the IDT23S05E. The IDT23S09E
accepts one reference input, and drives two banks of four low skew clocks.
The -1H version of this device operates up to 200MHz frequency and has
higher drive than the -1 device. All parts have on-chip PLLs which lock
to an input clock on the REF pin. The PLL feedback is on-chip and is
obtained fromthe CLKOUT pad. In the absence of an input clock, the
IDT23S09E enters power down. In this mode, the device will draw less
than 12μA for Commercial Temperature range and less than 25μA for
Industrial temperature range, and the outputs are tri-stated.
The IDT23S09E is characterized for both Industrial and Commercial
operation.
PLL
S1
CLKA1
CLKA2
CLKA3
CLKA4
CLKB1
CLKB2
CLKB3
CLKB4
Control
Logic
1
REF
S2
16
CLKOUT
8
9
2
3
14
15
6
7
10
11
FUNCTIONAL BLOCK DIAGRAM
相關PDF資料
PDF描述
IDT29FCT520AT MULTILEVEL PIPELINE REGISTERS
IDT29FCT520BT RESISTOR, 2.21 K, SMD
IDT29FCT520CT MULTILEVEL PIPELINE REGISTERS
IDT29FCT520DT MULTILEVEL PIPELINE REGISTERS
IDT29FCT521AT MULTILEVEL PIPELINE REGISTERS
相關代理商/技術參數(shù)
參數(shù)描述
IDT23S09T 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:2.5V ZERO DELAY CLOCK BUFFER, SPREAD SPECTRUM COMPATIBLE
IDT23S09T-1DC 功能描述:IC CLK BUFFER ZD 2.5V 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
IDT23S09T-1DC8 功能描述:IC CLK BUFFER ZD 2.5V 16-SOIC RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:39 系列:- 類型:* PLL:帶旁路 輸入:時鐘 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 頻率 - 最大:170MHz 除法器/乘法器:無/無 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:* 封裝/外殼:* 供應商設備封裝:* 包裝:*
IDT23S09T-1DCG 功能描述:IC CLK BUFF ZD SPRD SPECT 16SOIC RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)
IDT23S09T-1DCG8 功能描述:IC CLK BUFFER ZD 2.5V 16-SOIC RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器,PLL,頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS,LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP(7x7) 包裝:帶卷 (TR)
主站蜘蛛池模板: 镇沅| 隆昌县| 张家口市| 石河子市| 顺昌县| 安新县| 左云县| 措勤县| 喀喇| 苍梧县| 浦东新区| 新余市| 秦皇岛市| 玛多县| 光山县| 清徐县| 闸北区| 开江县| 绩溪县| 雅江县| 凤山市| 青阳县| 西乡县| 泰兴市| 博兴县| 松江区| 五原县| 芜湖市| 高唐县| 济南市| 精河县| 山丹县| 康保县| 察雅县| 应用必备| 崇文区| 洛阳市| 文成县| 阆中市| 洞头县| 德保县|