- 您現在的位置：買賣IC網 > PDF目錄384544 > ISPMACH4ACPLDFAMILY (Lattice Semiconductor Corporation) High Performance E 2 CMOS In-System Programmable Logic PDF資料下載
參數資料
| 型號： | ISPMACH4ACPLDFAMILY |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | High Performance E 2 CMOS In-System Programmable Logic |
| 中文描述： | 高的E 2的CMOS在系統可編程邏輯 |
| 文件頁數： | 1/62頁 |
| 文件大小： | 1180K |
| 代理商： | ISPMACH4ACPLDFAMILY |
當前第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
Publication#
ISPM4A
Amendment/
0
Rev:
D
Issue Date:
August 2000
ispMACH
4A CPLD Family
High Performance E
2
CMOS
In-System Programmable Logic
FEATURES
N
High-performance, E
2
CMOS 3.3-V & 5-V CPLD families
N
Flexible architecture for rapid logic designs
— Excellent First-Time-Fit
TM
and refit feature
— SpeedLocking
TM
performance for guaranteed fixed timing
— Central, input and output switch matrices for 100% routability and 100% pin-out retention
N
High speed
— 5.0ns t
PD
Commercial and 7.5ns t
PD
Industrial
— 182MHz f
CNT
N
32 to 512 macrocells; 32 to 768 registers
N
44 to 388 pins in PLCC, PQFP TQFP BGA, fpBGA and caBGA packages
N
Flexible architecture for a wide range of design styles
— D/T registers and latches
— Synchronous or asynchronous mode
— Dedicated input registers
— Programmable polarity
— Reset/ preset swapping
N
Advanced capabilities for easy system integration
— 3.3-V & 5-V JEDEC-compliant operations
— JTAG (IEEE 1149.1) compliant for boundary scan testing
— 3.3-V & 5-V JTAG in-system programming
— PCI compliant (-5/-55/-6/-65/-7/-10/-12 speed grades)
— Safe for mixed supply voltage system designs
— Programmable pull-up or Bus-Friendly
inputs and I/Os
— Hot-socketing
— Programmable security bit
— Individual output slew rate control
N
Advanced E
CMOS process provides high-performance, cost-effective solutions
N
Supported by ispDesignEXPERT
software for rapid logic development
— Supports HDL design methodologies with results optimized for ispMACH 4A
— Flexibility to adapt to user requirements
— Software partnerships that ensure customer success
N
Lattice and third-party hardware programming support
— LatticePRO
software for in-system programmability support on PCs and automated test
equipment
— Programming support on all major programmers including Data I/O, BP Microsystems, Advin,
and System General
TM
2
TM
TM
相關PDF資料 |
PDF描述 |
|---|---|
| ISPPAC-CLK5520V-01TN100C | Linear Array Light; LED Color:Green; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No; Supply Current:1.6A; Supply Voltage:24VDC; Wavelength:530nm |
| ISPPAC-CLK55xx | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
| ISPPAC-CLK5510V | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
| ISPPAC-CLK5510V-01T48C | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
| ISPPAC-CLK5510V-01T48I | In-System Programmable Clock Generator with Universal Fan-Out Buffer |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ISPNANO S3 KIT | 功能描述:ISP PORTABLE PROGRAMMER RoHS:是 類別:編程器，開發系統 >> 內電路編程器、仿真器以及調試器 系列:- 產品變化通告:Development Systems Discontinuation 19/Jul/2010 標準包裝:1 系列:* 類型:* 適用于相關產品:* 所含物品:* |
| ISPNANO UPG17 | 功能描述:ISP NANO DEVICE LIB UPGRAGE RoHS:是 類別:編程器，開發系統 >> 知識產權 (IP) 系列:* 標準包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證 |
| ISPNANO-UPG10AR | 功能描述:ISP NANO RUN TIME LICENSE RoHS:否 類別:編程器，開發系統 >> 知識產權 (IP) 系列:* 標準包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證 |
| ISPNANO-UPG18 | 功能描述:ISP PORTABLE PROGRAMMER USB RoHS:是 類別:編程器，開發系統 >> 軟件 系列:* 標準包裝:1 系列:ISE® 設計套件 類型:訂閱 適用于相關產品:Xilinx FPGAs 其它名稱:Q4986209T1081384 |
| ISPNANO-UPG7 | 功能描述:JTAG ISP UPGRADE FOR ATMEL AVR RoHS:否 類別:編程器，開發系統 >> 知識產權 (IP) 系列:* 標準包裝:1 系列:Nios®II 類型:Nios II 功能:C 到硬件編譯器 許可證:初始許可證 |
發布緊急采購，3分鐘左右您將得到回復。