- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄367533 > LC4512B-35T176C PDF資料下載
參數(shù)資料
| 型號(hào)： | LC4512B-35T176C |
| 文件頁(yè)數(shù)： | 26/57頁(yè) |
| 文件大?。?/td> | 1078K |
| 代理商： | LC4512B-35T176C |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)當(dāng)前第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)
Lattice Semiconductor
ispMACH 4000V/B/C Family Data Sheet
26
ispMACH 4000V/B/C Timing Adders
1
Adder
Type
Base
Parameter
Description
-5
-75
-10
2
Units
Min.
Max.
Min.
Max.
Min.
Max.
Optional Delay Adders
t
INDIO
t
EXP
t
ORP
t
BLA
t
IOI
Input Adjusters
t
INREG
t
MCELL
Input register delay
Product term expander delay
Output routing pool delay
Additional block loading adder
—
—
—
—
1.00
0.33
0.05
0.05
—
—
—
—
1.00
0.33
0.05
0.05
—
—
—
—
1.00
0.33
0.05
0.05
ns
ns
ns
ns
—
t
ROUTE
LVTTL_in
t
IN
, t
GCLK_IN
,
t
GOE
t
IN
, t
GCLK_IN
,
t
GOE
t
IN
, t
GCLK_IN
,
t
GOE
t
IN
, t
GCLK_IN
,
t
GOE
t
IN
, t
GCLK_IN
,
t
GOE
Using LVTTL standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS33_in
Using LVCMOS 3.3 standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS25_in
Using LVCMOS 2.5 standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS18_in
Using LVCMOS 1.8 standard
—
0.00
—
0.00
—
0.00
ns
PCI_in
Using PCI compatible input
—
0.60
—
0.60
—
0.60
ns
t
IOO
Output Adjusters
LVTTL_out
LVCMOS33_out t
BUF
, t
EN
, t
DIS
Output con
fi
gured as 3.3V buffer
LVCMOS25_out t
BUF
, t
EN
, t
DIS
Output con
fi
gured as 2.5V buffer
LVCMOS18_out t
BUF
, t
EN
, t
DIS
Output con
fi
gured as 1.8V buffer
t
BUF
, t
EN
, t
DIS
Output con
fi
gured as TTL buffer
—
—
—
—
0.20
0.20
0.10
0.00
—
—
—
—
0.20
0.20
0.10
0.00
—
—
—
—
0.20
0.20
0.10
0.00
ns
ns
ns
ns
PCI_out
t
BUF
, t
EN
, t
DIS
Output con
fi
gured as PCI compatible
buffer
Output con
fi
gured for slow slew rate
—
0.20
—
0.20
—
0.20
ns
Slow Slew
t
BUF
, t
EN
—
1.00
—
1.00
—
1.00
ns
Timing v.3.1
Note: Open drain timing is the same as corresponding LVCMOS timing.
1. Refer to Technical Note TN1004:
ispMACH 4000 Timing Model Design and Usage Guidelines
for information regarding use of these adders.
2. Only available in industrial grade.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LC4512B-5F256C | |
| LC4512B-5F256I | |
| LC4512B-5T176C | |
| LC4512B-5T176I | |
| LC4512B-75F256C | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC4512B-35TN176C | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4512B-5F256C | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4512B-5F256C1 | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
| LC4512B-5F256I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4512B-5F256I1 | 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High Density PLDs |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。