- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2093 > MC100ES6039EG (IDT, Integrated Device Technology Inc)IC CLK GENERATION CHIP 20-SOIC PDF資料下載
參數(shù)資料
| 型號(hào)： | MC100ES6039EG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 1/9頁 |
| 文件大小： | 0K |
| 描述： | IC CLK GENERATION CHIP 20-SOIC |
| 標(biāo)準(zhǔn)包裝： | 37 |
| 類型： | 時(shí)鐘發(fā)生器 |
| PLL： | 無 |
| 輸入： | ECL，HSTL，LVDS，PECL |
| 輸出： | ECL，PECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:4 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 1GHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3.135 V ~ 3.8 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 20-SOIC |
| 包裝： | 管件 |
DATASHEET
3.3V ECL/PECL/HSTL/LVDS ÷2/4, ÷4/6
Clock Generation Chip
MC100ES6039
MC100ES6039 REVISION 3 FEBRUARY 5, 2013
1
2013 Integrated Device Technology, Inc.
The MC100ES6039 is a low skew
2/4, 4/6 clock generation chip designed explicitly
for low skew clock generation applications. The internal dividers are synchronous to each
other, therefore, the common output edges are all precisely aligned. The device can be
driven by either a differential or single-ended ECL or, if positive power supplies are used,
LVPECL input signals. In addition, by using the VBB output, a sinusoidal source can be AC
coupled into the device.
The common enable (EN) is synchronous so that the internal dividers will only be
enabled/disabled when the internal clock is already in the LOW state. This avoids any
chance of generating a runt clock pulse on the internal clock when the device is enabled/
disabled as can happen with an asynchronous control. The internal enable flip-flop is
clocked on the falling edge of the input clock, therefore, all associated specification limits
are referenced to the negative edge of the clock input.
Upon startup, the internal flip-flops will attain a random state; therefore, for systems
which utilize multiple ES6039s, the master reset (MR) input must be asserted to ensure
synchronization. For systems which only use one ES6039, the MR pin need not be
exercised as the internal divider design ensures synchronization between the
2/4 and the
4/6 outputs of a single device. All VCC and VEE pins must be externally connected to
power supply to guarantee proper operation.
The 100ES Series contains temperature compensation.
Features
Maximum Frequency >1.0 GHz Typical
50 ps Output-to-Output Skew
PECL Mode Operating Range: VCC = 3.135 V to 3.8 V with VEE = 0 V
ECL Mode Operating Range: VCC = 0 V with VEE = –3.135 V to –3.8 V
Open Input Default State
Synchronous Enable/Disable
Master Reset for Synchronization of Multiple Chips
VBB Output
LVDS and HSTL Input Compatible
20-Lead Pb-Free Package Available
ORDERING INFORMATION
Device
Package
MC100ES6039DW
SO-20
MC100ES6039DWR2
SO-20
MC100ES6039EG
SO-20 (Pb-Free)
MC100ES6039EGR2
SO-20 (Pb-Free)
DW SUFFIX
20-LEAD SOIC PACKAGE
CASE 751D-07
EG SUFFIX
20-LEAD SOIC PACKAGE
Pb-FREE PACKAGE
CASE 751D-07
Product Discontinuance Notice – Last Time Buy Expires on (12/19/2013)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC100ES6056EG | IC CLOCK MUX 2:1 3GHZ 20-SOIC |
| MC100ES60T23EFR2 | IC XLATOR LV PECL DUAL 8-SOIC |
| MC100ES6130EJ | IC CLOCK BUFFER MUX 2:4 16-TSSOP |
| MC100ES6210KLF | IC CLOCK BUFFER 1:5 3GHZ 32VFQFN |
| MC100ES6220AE | IC CLK BUFFER 1:10 1GHZ 52-LQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC100ES6039EGR2 | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 FSL 1-4 LVPECL div 2 /4, div 4/6 Clock Ge RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MC100ES6056DT | 功能描述:IC CLOCK BUFFER MUX 2:1 20-TSSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘緩沖器，驅(qū)動(dòng)器 系列:100ES 標(biāo)準(zhǔn)包裝:1 系列:HiPerClockS™ 類型:扇出緩沖器（分配），多路復(fù)用器 電路數(shù):1 比率 - 輸入:輸出:2:18 差分 - 輸入:輸出:是/無 輸入:CML，LVCMOS，LVPECL，LVTTL，SSTL 輸出:LVCMOS，LVTTL 頻率 - 最大:250MHz 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:- 其它名稱:800-1923-6 |
| MC100ES6056DTR2 | 功能描述:IC CLOCK MUX 2:1 3GHZ 20-TSSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘緩沖器，驅(qū)動(dòng)器 系列:100ES 標(biāo)準(zhǔn)包裝:74 系列:- 類型:扇出緩沖器（分配） 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL，LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:管件 |
| MC100ES6056EG | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 FSL Dual Diff LVPECL/LVDS 2:1 Mux RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MC100ES6056EGR2 | 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。