altera公司的40-gbps以太網（40gbe）和100-gbps以太網（100gbe）知識產權（ip）內核芯片能夠高效的構建需要大吞吐量標準以太網連接的系統，包括，芯片至光模塊、芯片至芯片以及背板應用等。介質訪問控制（mac）和物理編碼子層以及物理介質附加（pcs+pma）子層ip內核符合ieee 802.3ba?-2010標準要求，降低用戶在altera 28-nm stratix? v fpga和40-nm stratix iv fpga中集成40gbe和100gbe連接的設計復雜度。

　　企業和產品市場副總裁vince hu評論說：“越來越多的系統設計使用高速以太網——不僅僅是局域網附加子層，而且還有系統內部互聯，因此，包括40gbe/100gbe mac和pcs+pma層在內的子系統ip成為系統設計團隊工具包的關鍵組成。這些內核針對altera開發套件和altera quartus? ii 軟件12.0集成進行優化，適用于在stratix iv和stratix v fpga中開發高性能、低成本子系統ip。”

　　通過這一開發，altera支持40gbe/100gbe系統級吞吐量，提高fpga設計人員的設計抽象級，同時提升設計團隊的效能。40gbe以及100gbe mac和phy ip內核提供的接口包括一個基于數據包的通道，與前一代以太網系統在邏輯上兼容。數據速率高達28.05 gbps和14.1 gbps，并且具有收發器的altera stratix v gt和gx fpga，以及數據速率達到11.3 gbps的stratix iv gt fpga都支持這些內核。stratix fpga結合了高密度、高性能以及豐富的特性，支持用戶集成更多的功能，提高系統帶寬。