CC2430芯片延用了以往CC2420芯片的架構(gòu)，在單個芯片上整合了ZigBee 射頻(RF)前端、內(nèi)存和微控制器。它使用1個8位MCU（8051），具有128 KB可編程閃存和8 KB的RAM，還包含模擬數(shù)字轉(zhuǎn)換器(ADC)、幾個定時器（Timer）、AES128協(xié)同處理器、看門狗定時器（Watchdogtimer）、32 kHz晶振的休眠模式定時器、上電復(fù)位電路(PowerOnReset)、掉電檢測電路(Brownoutdetection)，以及21個可編程I/O引腳。

　　CC2430芯片采用0.18 μm CMOS工藝生產(chǎn)，工作時的電流損耗為27 mA；在接收和發(fā)射模式下，電流損耗分別低于27 mA或25 mA。CC2430的休眠模式和轉(zhuǎn)換到主動模式的超短時間的特性，特別適合那些要求電池壽命非常長的應(yīng)用。

　　CC2430芯片的主要特點(diǎn)如下：

　　◆ 高性能和低功耗的8051微控制器核。

　　◆ 集成符合IEEE802.15.4標(biāo)準(zhǔn)的2.4 GHz的 RF無線電收發(fā)機(jī)。

　　◆ 優(yōu)良的無線接收靈敏度和強(qiáng)大的抗干擾性。

　　◆ 在休眠模式時僅0.9 μA的流耗，外部的中斷或RTC能喚醒系統(tǒng);在待機(jī)模式時少于0.6 μA的流耗，外部的中斷能喚醒系統(tǒng)。

       ◆ 硬件支持CSMA/CA功能。

　　◆ 較寬的電壓范圍（2.0～3.6 V）。

　　◆ 數(shù)字化的RSSI/LQI支持和強(qiáng)大的DMA功能。

　　◆ 具有電池監(jiān)測和溫度感測功能。

　　◆ 集成了14位模數(shù)轉(zhuǎn)換的ADC。

　　◆ 集成AES安全協(xié)處理器。

　　◆ 帶有2個強(qiáng)大的支持幾組協(xié)議的USART，以及1個符合IEEE 802.15.4規(guī)范的MAC計(jì)時器，1個常規(guī)的16位計(jì)時器和2個8位計(jì)時器。

　　◆ 強(qiáng)大和靈活的開發(fā)工具。

 CC2430芯片的引腳功能

　　CC2430芯片采用7 mm×7mm QLP封裝,共有48個引腳。全部引腳可分為I/O端口線引腳、電源線引腳和控制線引腳三類。

　　2.1 I/O端口線引腳功能

　　CC2430有21個可編程的I/O口引腳，P0、P1口是完全的8位口，P2口只有5個可使用的位。通過軟件設(shè)定一組SFR寄存器的位和字節(jié)，可使這些引腳作為通常的I/O口或作為連接ADC、計(jì)時器或USART部件的外圍設(shè)備I/O口使用。

　　I/O口有下面的關(guān)鍵特性：

　　◆ 可設(shè)置為通常的I/O口，也可設(shè)置為外圍I/O口使用。

　　◆ 在輸入時有上拉和下拉能力。

　　◆ 全部21個數(shù)字I/O口引腳都具有響應(yīng)外部的中斷能力。如果需要外部設(shè)備，可對I/O口引腳產(chǎn)生中斷，同時外部的中斷事件也能被用來喚醒休眠模式。

　　1～6腳（P1_2～ P1_7）： 具有4 mA輸出驅(qū)動能力。

　　8，9腳（P1_0，P1_1）： 具有20 mA的驅(qū)動能力。

　　11～18腳（P0_0 ～P0_7）： 具有4 mA輸出驅(qū)動能力。

　　43，44，45，46，48腳（P2_4，P2_3，P2_2，P2_1，P2_0）：具有4 mA輸出驅(qū)動能力。

　　2.2 電源線引腳功能

　　7腳（DVDD）： 為I/O提供2.0～3.6 V工作電壓。

　　20腳（AVDD_SOC）： 為模擬電路連接2.0～3.6 V的電壓。

　　23腳（AVDD_RREG）： 為模擬電路連接2.0～3.6 V的電壓。

       24腳（RREG_OUT）： 為25，27～31，35～40引腳端口提供1.8 V的穩(wěn)定電壓。

　　25腳 (AVDD_IF1 )： 為接收器波段濾波器、模擬測試模塊和VGA的第一部分電路提供1.8 V電壓。

　　27腳（AVDD_CHP）： 為環(huán)狀濾波器的第一部分電路和充電泵提供1.8 V電壓。

　　28腳（VCO_GUARD）： VCO屏蔽電路的報警連接端口。

　　29腳（AVDD_VCO）: 為VCO和PLL環(huán)濾波器最后部分電路提供1.8 V電壓。

　　30腳（AVDD_PRE）: 為預(yù)定標(biāo)器、Div2和LO緩沖器提供1.8 V的電壓。

　　31腳（AVDD_RF1）: 為LNA、前置偏置電路和PA提供1.8 V的電壓。

　　33腳（TXRX_SWITCH）: 為PA提供調(diào)整電壓。

　　35腳（AVDD_SW）: 為LNA/PA交換電路提供1.8 V電壓。

　　36腳（AVDD_RF2）: 為接收和發(fā)射混頻器提供1.8 V電壓。

　　37腳（AVDD_IF2）: 為低通濾波器和VGA的最后部分電路提供1.8 V電壓。

　　38腳（AVDD_ADC）: 為ADC和DAC的模擬電路部分提供1.8 V電壓。

　　39腳（DVDD_ADC）: 為ADC的數(shù)字電路部分提供1.8 V電壓。

　　40腳（AVDD_DGUARD）: 為隔離數(shù)字噪聲電路連接電壓。

　　41腳（AVDD_DREG）: 向電壓調(diào)節(jié)器核心提供2.0～3.6 V電壓。

　　42腳（DCOUPL）: 提供1.8 V的去耦電壓，此電壓不為外電路所使用。

　　47腳（DVDD）: 為I/O端口提供2.0～3.6 V的電壓。

　　2.3 控制線引腳功能

　　10腳（RESET_N）: 復(fù)位引腳，低電平有效。

　　19腳（XOSC_Q2）: 32 MHz的晶振引腳2。

　　21腳（XOSC_Q1）: 32 MHz的晶振引腳1，或外部時鐘輸入引腳。

　　22腳（RBIAS1）: 為參考電流提供精確的偏置電阻。

　　26腳（RBIAS2）: 提供精確電阻，43 kΩ，±1%。

　　32腳（RF_P）: 在RX期間向LNA輸入正向射頻信號；在TX期間接收來自PA的輸入正向射頻信號。

  　34腳（RF_N）: 在RX期間向LNA輸入負(fù)向射頻信號；在TX期間接收來自PA的輸入負(fù)向射頻信號。

　　43腳 (P2_4/XOSC_Q2): 32.768 kHz XOSC的2.3端口。

　　44腳 (P2_4/XOSC_Q1): 32.768 kHz XOSC的2.4端口。