- 您現在的位置：買賣IC網 > PDF目錄376264 > PSD813270JIT (意法半導體) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF資料下載
參數資料
| 型號： | PSD813270JIT |
| 廠商： | 意法半導體 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系統可編程ISP的外設的8位微控制器 |
| 文件頁數： | 80/110頁 |
| 文件大?。?/td> | 1737K |
| 代理商： | PSD813270JIT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
80/110
Figure 40. Input to Output Disable / Enable
Table 47. CPLD Combinatorial Timing (5V devices)
Note: 1. Fast Slew Rate output available on PA3-PA0, PB3-PB0, and PD2-PD0. Decrement times by given amount.
Table 48. CPLD Combinatorial Timing (3V devices)
Note: 1. Fast Slew Rate output available on PA3-PA0, PB3-PB0, and PD2-PD0. Decrement times by given amount.
Symbol
Parameter
Conditions
-70
-90
-15
Fast
PT
Aloc
Turbo
Off
Slew
rate
1
Unit
Min
Max
Min
Max
Min
Max
t
PD
CPLD Input Pin/
Feedback to CPLD
Combinatorial Output
20
25
32
+ 2
+ 10
– 2
ns
t
EA
CPLD Input to CPLD
Output Enable
21
26
32
+ 10
– 2
ns
t
ER
CPLD Input to CPLD
Output Disable
21
26
32
+ 10
– 2
ns
t
ARP
CPLD Register Clear
or Preset Delay
21
26
33
+ 10
– 2
ns
t
ARPW
CPLD Register Clear
or Preset Pulse Width
10
20
29
+ 10
ns
t
ARD
CPLD Array Delay
Any
macrocell
11
16
22
+ 2
ns
Symbol
Parameter
Conditions
-12
-15
-20
PT
Aloc
Turbo
Off
Slew
rate
1
Unit
Min
Max
Min
Max
Min
Max
t
PD
CPLD Input Pin/
Feedback to CPLD
Combinatorial Output
40
45
50
+ 4
+ 20
– 6
ns
t
EA
CPLD Input to CPLD
Output Enable
43
45
50
+ 20
– 6
ns
t
ER
CPLD Input to CPLD
Output Disable
43
45
50
+ 20
– 6
ns
t
ARP
CPLD Register Clear
or
Preset Delay
40
43
48
+ 20
– 6
ns
t
ARPW
CPLD Register Clear
or
Preset Pulse Width
25
30
35
+ 20
ns
t
ARD
CPLD Array Delay
Any
macrocell
25
29
33
+ 4
ns
tER
tEA
INPUT
INPUT TO
OUTPUT
ENABLE/DISABLE
AI02863
相關PDF資料 |
PDF描述 |
|---|---|
| PSD953212JIT | High Speed CMOS Logic Quad 2-Input NAND Gates 14-SOIC -55 to 125 |
| PSD953212JT | High Speed CMOS Logic Quad 2-Input NAND Gates 14-SOIC -55 to 125 |
| PSD953212MT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD9332V15JT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-SOIC -55 to 125 |
| PSD9332V15MT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-SOIC -55 to 125 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PSD813270JT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD813270MIT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD813270MT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD813290JIT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD813290JT | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
發布緊急采購，3分鐘左右您將得到回復。