- 您現在的位置：買賣IC網 > PDF目錄376281 > PSD833220JT (意法半導體) High Speed CMOS Logic Triple 3-Input NAND Gates 14-SOIC -55 to 125 PDF資料下載
參數資料
| 型號： | PSD833220JT |
| 廠商： | 意法半導體 |
| 英文描述： | High Speed CMOS Logic Triple 3-Input NAND Gates 14-SOIC -55 to 125 |
| 中文描述： | Flash在系統可編程ISP的外設的8位微控制器 |
| 文件頁數： | 109/110頁 |
| 文件大小： | 1737K |
| 代理商： | PSD833220JT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁當前第109頁第110頁
109/110
PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
REVISION HISTORY
Table 80. Document Revision History
Date
Rev.
Description of Revision
15-Oct-99
1.0
Initial release as a WSI document
27-Oct-00
1.1
Port A Peripheral Data Mode Read Timing, changed to 50
30-Nov-00
1.2
PSD85xF2 added
23-Oct-01
2.0
Document rewritten using the ST template
07-Apr-03
3.0
v2.2 Template applied; voltage correction (Table
76
)
12-Jun-03
3.1
Fix errors in PQFQ52 Connections (Table
77
)
02-Oct-03
3.2
Correct Instructions (Table
9
); update disclaimer, Title for EDOCS application
17-Nov-03
3.3
Correct package references (Figure
1
)
04-Jun-04
4.0
Reformatted (adjust RPN list); added Table
8
; added ‘U’ package (64-pin) (Figure
1
,
4
,
53
;
Table
75
,
76
,
79
); 5V split from original
相關PDF資料 |
PDF描述 |
|---|---|
| PSD833220MIT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD833220MT | High Speed CMOS Logic Dual Negative-Edge-Triggered J-K Flip-Flops with Reset 14-PDIP -55 to 125 |
| PSD833270JIT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD833270JT | High Speed CMOS Logic Dual Positive-Edge-Triggered J-K Flip-Flops with Set and Reset 16-PDIP -55 to 125 |
| PSD833270MIT | High Speed CMOS Logic Dual Positive-Edge-Triggered J-K Flip-Flops with Set and Reset 16-PDIP -55 to 125 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PSD833F2-90J | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD833F2-90JI | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD833F2-90M | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD833F2-90MI | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD834F2-15M | 制造商:STMicroelectronics 功能描述:Flash In-System Programmable Peripherals 52-Pin PQFP |
發布緊急采購，3分鐘左右您將得到回復。