- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376268 > PSD853315MT (意法半導(dǎo)體) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF資料下載
參數(shù)資料
| 型號(hào)： | PSD853315MT |
| 廠商： | 意法半導(dǎo)體 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系統(tǒng)可編程ISP的外設(shè)的8位微控制器 |
| 文件頁(yè)數(shù)： | 79/110頁(yè) |
| 文件大?。?/td> | 1737K |
| 代理商： | PSD853315MT |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)當(dāng)前第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)
79/110
PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
Table 46. DC Characteristics (3V devices)
Note: 1. Reset (RESET) has hysteresis. V
IL1
is valid at or below 0.2V
CC
–0.1. V
IH1
is valid at or above 0.8V
CC
.
2. CSI deselected or internal PD is active.
3. PLD is in non-Turbo mode, and none of the inputs are switching.
4. Please see
Figure 36., page 72
for the PLD current calculation.
5. I
OUT
= 0mA
Symbol
Parameter
Conditions
Min.
Typ.
Max.
Unit
V
IH
High Level Input Voltage
3.0 V < V
CC
< 3.6 V
0.7V
CC
V
CC
+0.5
V
V
IL
Low Level Input Voltage
3.0 V < V
CC
< 3.6 V
–0.5
0.8
V
V
IH1
Reset High Level Input Voltage
(Note
1
)
0.8V
CC
V
CC
+0.5
V
V
IL1
Reset Low Level Input Voltage
(Note
1
)
–0.5
0.2V
CC
–0.1
V
V
HYS
Reset Pin Hysteresis
0.3
V
V
LKO
V
CC
(min) for Flash Erase and
Program
1.5
2.2
V
V
OL
Output Low Voltage
I
OL
= 20μA, V
CC
= 3.0 V
0.01
0.1
V
I
OL
= 4mA, V
CC
= 3.0 V
0.15
0.45
V
V
OH
Output High Voltage Except
V
STBY
On
I
OH
= –20μA, V
CC
= 3.0 V
2.9
2.99
V
I
OH
= –1mA, V
CC
= 3.0 V
2.7
2.8
V
V
OH1
Output High Voltage V
STBY
On
I
OH1
= 1μA
V
STBY
– 0.8
V
V
STBY
SRAM Stand-by Voltage
2.0
V
CC
V
I
STBY
SRAM Stand-by Current
V
CC
= 0 V
0.5
1
μA
I
IDLE
Idle Current (V
STBY
input)
V
CC
> V
STBY
–0.1
0.1
μA
V
DF
SRAM Data Retention Voltage
Only on V
STBY
2
V
I
SB
Stand-by Supply Current
for Power-down Mode
CSI >V
CC
–0.3 V (Notes
2,3
)
25
100
μA
I
LI
Input Leakage Current
V
SS
< V
IN
< V
CC
–1
±0.1
1
μA
I
LO
Output Leakage Current
0.45 < V
IN
< V
CC
–10
±5
10
μA
I
CC
(DC)
(Note
5
)
Operating
Supply
Current
PLD Only
PLD_TURBO = Off,
f = 0 MHz (Note
3
)
0
μA/PT
PLD_TURBO = On,
f = 0 MHz
200
400
μA/PT
Flash memory
During Flash memory
WRITE/Erase Only
10
25
mA
Read only, f = 0 MHz
0
0
mA
SRAM
f = 0 MHz
0
0
mA
I
CC
(AC)
(Note
5
)
PLD AC Adder
note
4
Flash memory AC Adder
1.5
2.0
mA/
MHz
SRAM AC Adder
0.8
1.5
mA/
MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD853320JIT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD853320JT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD853415JT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD853415MIT | 120V Boot, 3-A Peak, High Frequency, High-Side/Low-Side Driver 8-VSON -40 to 140 |
| PSD853415MT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD853F2-70J | 功能描述:SPLD - 簡(jiǎn)單可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池?cái)?shù)量:10 最大工作頻率:66 MHz 延遲時(shí)間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD853F2-70M | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 70ns RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90J | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90JI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD853F2-90M | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。