- 您現在的位置：買賣IC網 > PDF目錄376286 > PSD854512MT (意法半導體) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF資料下載
參數資料
| 型號： | PSD854512MT |
| 廠商： | 意法半導體 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系統可編程ISP的外設的8位微控制器 |
| 文件頁數： | 99/110頁 |
| 文件大小： | 1737K |
| 代理商： | PSD854512MT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
99/110
PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
Table 70. ISC Timing (3V devices)
Note: 1. For non-PLD Programming, Erase or in ISC by-pass mode.
2. For Program or Erase PLD only.
Table 71. Power-down Timing (5V devices)
Note: 1. t
CLCL
is the period of CLKIN (PD1).
Table 72. Power-down Timing (3V devices)
Note: 1. t
CLCL
is the period of CLKIN (PD1).
Symbol
Parameter
Conditions
-12
-15
-20
Unit
Min
Max
Min
Max
Min
Max
t
ISCCF
Clock (TCK, PC1) Frequency (except for
PLD)
(Note
1
)
12
10
9
MHz
t
ISCCH
Clock (TCK, PC1) High Time (except for
PLD)
(Note
1
)
40
45
51
ns
t
ISCCL
Clock (TCK, PC1) Low Time (except for
PLD)
(Note
1
)
40
45
51
ns
t
ISCCFP
Clock (TCK, PC1) Frequency (PLD only)
(Note
2
)
2
2
2
MHz
t
ISCCHP
Clock (TCK, PC1) High Time (PLD only)
(Note
2
)
240
240
240
ns
t
ISCCLP
Clock (TCK, PC1) Low Time (PLD only)
(Note
2
)
240
240
240
ns
t
ISCPSU
ISC Port Set Up Time
12
13
15
ns
t
ISCPH
ISC Port Hold Up Time
5
5
5
ns
t
ISCPCO
ISC Port Clock to Output
30
36
40
ns
t
ISCPZV
ISC Port High-Impedance to Valid Output
30
36
40
ns
t
ISCPVZ
ISC Port Valid Output to
High-Impedance
30
36
40
ns
Symbol
Parameter
Conditions
-70
-90
-15
Unit
Min
Max
Min
Max
Min
Max
t
LVDV
ALE Access Time from Power-down
80
90
150
ns
t
CLWH
Maximum Delay from
APD Enable to Internal PDN Valid
Signal
Using CLKIN
(PD1)
15 * t
CLCL1
μs
Symbol
Parameter
Conditions
-12
-15
-20
Unit
Min
Max
Min
Max
Min
Max
t
LVDV
ALE Access Time from Power-down
145
150
200
ns
t
CLWH
Maximum Delay from APD Enable to
Internal PDN Valid Signal
Using CLKIN
(PD1)
15 * t
CLCL1
μs
相關PDF資料 |
PDF描述 |
|---|---|
| PSD854515JIT | Dual 4-A MOSFET Driver with Enable 8-SOIC -40 to 105 |
| PSD854515JT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD854515MIT | Dual 4-A MOSFET Driver with Enable 8-MSOP-PowerPAD -40 to 105 |
| PSD854515MT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| PSD8545V20JT | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PSD854F2-15J | 制造商:STMicroelectronics 功能描述:4556DIE2HR - Trays |
| PSD854F2-70J | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 2M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD854F2-70M | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 2M 70ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD854F2-90J | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 2M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD854F2-90JI | 功能描述:CPLD - 復雜可編程邏輯器件 5.0V 2M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發布緊急采購，3分鐘左右您將得到回復。