- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376281 > PSD933270MIT (意法半導體) Flash In-System Programmable ISP Peripherals For 8-bit MCUs PDF資料下載
參數(shù)資料
| 型號： | PSD933270MIT |
| 廠商： | 意法半導體 |
| 英文描述： | Flash In-System Programmable ISP Peripherals For 8-bit MCUs |
| 中文描述： | Flash在系統(tǒng)可編程ISP的外設的8位微控制器 |
| 文件頁數(shù)： | 95/110頁 |
| 文件大小： | 1737K |
| 代理商： | PSD933270MIT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁
95/110
PSD813F2, PSD833F2, PSD834F2, PSD853F2, PSD854F2
Table 62. Port A Peripheral Data Mode READ Timing (3V devices)
Figure 48. Peripheral I/O WRITE Timing
Table 63. Port A Peripheral Data Mode WRITE Timing (5V devices)
Note: 1. RD has the same timing as DS, LDS, UDS, and PSEN (in 8031 combined mode).
2. WR has the same timing as the E, LDS, UDS, WRL, and WRH signals.
3. Any input used to select Port A Data Peripheral mode.
4. Data is already stable on Port A.
5. Data stable on ADIO pins to data on Port A.
Symbol
Parameter
Conditions
-12
-15
-20
Turbo
Off
Unit
Min
Max
Min
Max
Min
Max
t
AVQV–PA
Address Valid to Data Valid
(Note
3
)
50
50
50
+ 20
ns
t
SLQV–PA
CSI Valid to Data Valid
37
45
50
+ 20
ns
t
RLQV–PA
RD to Data Valid
(Notes
1,4
)
37
40
45
ns
RD to Data Valid 8031 Mode
45
45
50
ns
t
DVQV–PA
Data In to Data Out Valid
38
40
45
ns
t
QXRH–PA
RD Data Hold Time
0
0
0
ns
t
RLRH–PA
RD Pulse Width
(Note
1
)
36
36
46
ns
t
RHQZ–PA
RD to Data High-Z
(Note
1
)
36
40
45
ns
Symbol
Parameter
Conditions
-70
-90
-15
Unit
Min
Max
Min
Max
Min
Max
t
WLQV–PA
WR to Data Propagation Delay
(Note
2
)
25
35
40
ns
t
DVQV–PA
Data to Port A Data Propagation Delay
(Note
5
)
22
30
38
ns
t
WHQZ–PA
WR Invalid to Port A Tri-state
(Note
2
)
20
25
33
ns
tDVQV (PA)
tWLQV (PA)
tWHQZ (PA)
ADDRESS
DATA OUT
A/D BUS
WR
PORT A
DATA OUT
ALE/AS
AI02898
相關PDF資料 |
PDF描述 |
|---|---|
| PSD933270MT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-PDIP -55 to 125 |
| PSD933290MT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-PDIP -55 to 125 |
| PSD9332V12JT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-SOIC -55 to 125 |
| PSD9332V12MIT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-SOIC -55 to 125 |
| PSD9332V12MT | High Speed CMOS Logic Quad 2-Input NAND Gates with Open Drain 14-SOIC -55 to 125 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PSD934F2-15J | 功能描述:SPLD - 簡單可編程邏輯器件 5V 2M 150ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD934F290J | 制造商:WSI 功能描述: |
| PSD934F2-90J | 功能描述:SPLD - 簡單可編程邏輯器件 PLCC-52 5V 2M 90NS RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD934F2-90M | 功能描述:SPLD - 簡單可編程邏輯器件 5V 2M 90ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
| PSD934F2V-15J | 功能描述:SPLD - 簡單可編程邏輯器件 3.3V 2M 150ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風格:Through Hole 封裝 / 箱體:DIP-24 |
發(fā)布緊急采購，3分鐘左右您將得到回復。