- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361232 > Q67100-H5001 (SIEMENS AG) NONVOLATILE MEMORY 2-Kbit EEPROM WITH I2C BUS PDF資料下載
參數(shù)資料
| 型號： | Q67100-H5001 |
| 廠商： | SIEMENS AG |
| 元件分類： | EEPROM |
| 英文描述： | NONVOLATILE MEMORY 2-Kbit EEPROM WITH I2C BUS |
| 中文描述： | 非易失性內(nèi)存2千位EEPROM，帶有I2C總線 |
| 文件頁數(shù)： | 5/53頁 |
| 文件大小： | 418K |
| 代理商： | Q67100-H5001 |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
HYB 39S64400/800/160BT(L)
64-MBit Synchronous DRAM
Data Book
5
12.99
Block Diagram: 4 Bank
×
2M
×
8 SDRAM
SPB03697
Memory
Array
Bank 0
4096 x 512
x 8 Bit
C
S
Row Decoder
C
Bank 1
Array
Memory
Row Decoder
C
Bank 2
Array
Memory
Row Decoder
C
Bank 3
Array
Memory
Row Decoder
Counter
Column Address
Column Address
Buffer
A0 - A8, AP, BA0, BA1
Column Addresses
Row Address
Buffer
A0 - A11, BA0, BA1
Row Addresses
Refresh Counter
DQ0 - DQ7
Input Buffer
Output Buffer
Timing Generator
Control Logic &
C
C
C
R
C
W
D
4096 x 512
x 8 Bit
4096 x 512
x 8 Bit
4096 x 512
x 8 Bit
S
S
S
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| Q67100-H6222 | ICs for Communications |
| Q67100-H6035 | ICs for Communications |
| Q67100-H6216 | ICs for Communications |
| Q67100-H6420 | ICs for Communications |
| Q67100-H6534-B701 | ICs for Communications |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| Q67100-H5025 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:PLL WITH I2C BUS FOR AM/FM RECEIVERS |
| Q67100-H5026 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:PLL WITH I2C BUS FOR AM/FM RECEIVERS |
| Q67100-H5088 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Picture Processor |
| Q67100-H5090 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Nonvolatile Memory 1-Kbit E2PROM |
| Q67100-H5092 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Nonvolatile Memory 1-Kbit E2PROM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。