- 您現在的位置：買賣IC網 > PDF目錄361236 > Q67100-H5148 (SIEMENS AG) Quarter PIP Processor PDF資料下載
參數資料
| 型號： | Q67100-H5148 |
| 廠商： | SIEMENS AG |
| 英文描述： | Quarter PIP Processor |
| 中文描述： | 季畫中畫處理器 |
| 文件頁數： | 23/53頁 |
| 文件大小： | 418K |
| 代理商： | Q67100-H5148 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
HYB39S64400/800/160BT(L)
64MBit Synchronous DRAM
Semiconductor Group
22
1. Bank Activate Command Cycle
2. Burst Read Operation
RC
"H" or "L"
t
T0
(CAS latency = 3)
Bank B
Row Addr.
Activate
Bank B
Address
Command
CLK
T
NOP
NOP
RCD
t
T1
Col. Addr.
Bank B
Write B
Precharge
T
SPT03784
Bank B
Row Addr.
Activate
Bank B
Row Addr.
Bank A
Activate
Bank A
T
NOP
RRD
t
T
T
SPT03712
CLK
Read A
NOP
T0
T1
T2
T3
T4
T5
T6
T7
T8
Command
NOP
NOP
NOP
NOP
NOP
NOP
NOP
DOUT A3
CK2
latency = 2
t
, DQ’s
DOUT A1
DOUT A0
DOUT A2
DOUT A2
CK3
latency = 3
t
, DQ’s
DOUT A0 DOUT A1
DOUT A3
(Burst Length = 4, CAS latency = 2, 3)
CAS
CAS
相關PDF資料 |
PDF描述 |
|---|---|
| Q67100-H5156 | Expanded Decoder for Program Delivery Control and Video Program System EPDC / VPS Decoder |
| Q67100-H5164 | VPS / PDC-plus Decoder |
| Q67100-H5182 | VPS-Decoder |
| Q67100-H6032 | General-Purpose Power Controller |
| Q67100-H6209 | Multipoint Switching and Conferencing Unit - Attenuation MUSAC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| Q67100-H5156 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Expanded Decoder for Program Delivery Control and Video Program System EPDC / VPS Decoder |
| Q67100-H5164 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:VPS / PDC-plus Decoder |
| Q67100-H5182 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:VPS-Decoder |
| Q67100-H6032 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:General-Purpose Power Controller |
| Q67100-H6035 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
發布緊急采購，3分鐘左右您將得到回復。