- 您現在的位置：買賣IC網 > PDF目錄361238 > Q67101-H5190 (SIEMENS AG) SRC-Scan Rate Converter SDA9255 PDF資料下載
參數資料
| 型號： | Q67101-H5190 |
| 廠商： | SIEMENS AG |
| 英文描述： | SRC-Scan Rate Converter SDA9255 |
| 中文描述： | 鋼骨混凝土掃描頻率轉換器SDA9255 |
| 文件頁數： | 66/272頁 |
| 文件大小： | 4055K |
| 代理商： | Q67101-H5190 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
SAB 82532/SAF 82532
HDLC/SDLC Serial Mode
Semiconductor Group
66
07.96
5.4.7
The ESCC2 offers the possibility to supervise the maximum length of received frames
and to terminate data reception in case this length is exceeded.
This feature is controlled via the special Receive Length Check Register (RLCR).
The function is enabled by setting the RC (Receive Check) bit in RLCR and
programming the maximum frame length via bits RL6 … RL0. The maximum receive
length can be determined as a multiple of 32-byte blocks as follows:
MAX_LENGTH = (RL + 1)
×
32
where RL is the value written to RL6 … RL0.
All frames exceeding this length are treated as if they had been aborted by the remote
station, i.e. the CPU is informed via an
– RME interrupt, and the
– RAB bit in RSTA register is set.
To distinguish this from the case where an abort sequence is indeed received (sent by
the remote station), the receive byte count registers RBCH, RBCL will contain a value
exceeding the maximum receive length (via RL6 … RL0) by one or two bytes.
Receive Length Check Feature
5.4.8
Similar to the zero bit insertion (bit stuffing) mechanism, as defined by the HDLC
protocol, the ESCC2 offers a completely new feature of inserting/deleting a one after
seven consecutive ‘zeros’ in the transmit/receive data stream, if the serial channel is
operating in a bus configuration. This method is useful if clock recovery is to be
performed by DPLL.
Since only NRZ data encoding is supported in a bus configuration, there are possibly
long sequences without edges in the receive data stream in case of successive ‘0’s
received, and the DPLL may lose synchronization.
Using the one bit insertion feature by setting the OIN bit in the CCR1 register, however,
it is guaranteed that at least after
– 5 consecutive ‘1’s a ‘0’ will appear (bit stuffing), and after
– 7 consecutive ‘0’s a ‘1’ will appear (one insertion)
and thus a correct function of the DPLL is ensured.
Note: As with the bit stuffing, the ‘one insertion’ is fully transparent to the user, but it is
not in accordance with the HDLC protocol, i.e. it can only be applied in proprietary
systems using circuits that also implement this function, such as the
SAB 82525/SAB 82526.
One Bit Insertion
相關PDF資料 |
PDF描述 |
|---|---|
| Q67101-H6773 | Replaced by UCC2897A : Current Mode Active Clamp PWM Controller 20-TSSOP -40 to 105 |
| Q67101-H6864 | Joint Audio Decoder-Encoder for Analog Videophone JADE AN |
| Q67103-H6594 | Memory Time Switch Extended Large MTSXL |
| Q67106-A8315 | Dimmer IC for Halogen Lamps |
| Q67106-H5157 | Expanded Decoder for Program Delivery Control and Video Program System EPDC / VPS Decoder |
相關代理商/技術參數 |
參數描述 |
|---|---|
| Q67101-H5193 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Picture Processor |
| Q67101-H6773 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Joint Audio Decoder-Encoder |
| Q67101-H6788 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| Q67101-H6789 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
| Q67101-H6790 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:ICs for Communications |
發布緊急采購，3分鐘左右您將得到回復。