這是一個(gè)268435456bit hy57v561620t CMOS同步DRAM，非常適合于主存儲(chǔ)器applICationswhich需要大量的存儲(chǔ)密度和高帶寬。hy57v561620組織的4家銀行的4194304x16。hy57v561620t是完全同步操作提供提供一個(gè)參考時(shí)鐘的上升邊緣。所有的輸入和輸出都與時(shí)鐘輸入的上升沿同步。數(shù)據(jù)路徑內(nèi)部流水線實(shí)現(xiàn)高帶寬。所有輸入和輸出電壓的LVTTL水平與兼容。可編程選項(xiàng)包括管道長(zhǎng)度（CAS延遲為2或3），在連續(xù)讀取或writecycles開始由單一的控制命令（突發(fā)長(zhǎng)度為1,2,4,8或整頁），和突發(fā)countsequence（順序或交錯(cuò)）。突發(fā)的讀或?qū)懼芷诘倪M(jìn)展可以終止突發(fā)terminatecommand或可以被打斷，并更換一個(gè)新的突發(fā)讀取或?qū)懭朊钊魏沃芷凇?/span>（這pipelineddesign不受` 2n `規(guī)則