- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385881 > SY100E171JZTR (MICREL INC) 3-BIT 4:1 MULTIPLEXER PDF資料下載
參數(shù)資料
| 型號： | SY100E171JZTR |
| 廠商： | MICREL INC |
| 元件分類： | 通用總線功能 |
| 英文描述： | 3-BIT 4:1 MULTIPLEXER |
| 中文描述： | 100E SERIES, TRIPLE 4 LINE TO 1 LINE MULTIPLEXER, COMPLEMENTARY OUTPUT, PQCC28 |
| 封裝： | LEAD FREE, PLASTIC, LCC-28 |
| 文件頁數(shù)： | 1/4頁 |
| 文件大小： | 69K |
| 代理商： | SY100E171JZTR |
1
SY10E171
SY10E171
SY100E171
Micrel, Inc.
M9999-032006
hbwhelp@micrel.com or (408) 955-1690
I
725ps max. D to output
I
Extended 100E V
EE
range of –4.2V to –5.5V
I
Differential outputs
I
Split select architecture
I
Fully compatible with industry standard 10KH,
100K ECL levels
I
Internal 75K
input pulldown resistors
I
Fully compatible with Motorola MC10E/100E171
I
Available in 28-pin PLCC package
FEATURES
3-BIT 4:1
MULTIPLEXER
The SY10/100E171 offer three 4:1 multiplexers with
differential outputs, designed for use in new, high-
performance ECL systems. The leading 4-bit multiplexer
operation is organized pairwise, with each pair being a 2-
bit multiplexer. Separate select (SEL
1A
, SEL
1B
) controls
are provided within each pair. The SEL
1A
and SEL
1B
signals control the leading multiplexers, while the SEL
2
signal controls the output multiplexer. The three select
signals can be used to determine which of the four data
inputs will be propagated to the corresponding outputs.
DESCRIPTION
BLOCK DIAGRAM
Pin
Function
D
0x
–D
2x
Data Inputs
SEL
1A
, SEL
1B
First-stage Select Inputs
SEL
2
Second-stage Select Input
Q
0
–Q
2
True Output
Q
0
–Q
2
Inverted Output
V
CCO
V
CC
to Output
PIN NAMES
MUX
SEL
2:1
Q
0
Q
0
Q
1
Q
1
Q
2
Q
2
D
0a
D
0b
SEL
1A
D
0c
D
0d
D
1a
D
1b
D
1c
D
1d
D
2a
D
2b
D
2c
D
2d
SEL
1B
SEL
2
MUX
SEL
2:1
MUX
SEL
2:1
MUX
SEL
2:1
MUX
SEL
2:1
MUX
SEL
2:1
MUX
SEL
2:1
MUX
SEL
2:1
MUX
SEL
2:1
Rev.: E
Issue Date:
Amendment: /0
March 2006
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SY100E175JZTR | 9-BIT LATCH WITH PARITY |
| SY100E175JZ | 9-BIT LATCH WITH PARITY |
| SY100E193JZ | ERROR DETECTION/CORRECTION CIRCUIT |
| SY100E193JZTR | ERROR DETECTION/CORRECTION CIRCUIT |
| SY100E195JI | PROGRAMMABLE DELAY CHIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SY100E175 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:9-BIT LATCH WITH PARITY |
| SY100E175JC | 功能描述:IC LATCH 9-BIT W/PARITY 28-PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 鎖銷 系列:100E 產(chǎn)品變化通告:Product Discontinuation 09/Dec/2010 標(biāo)準(zhǔn)包裝:1,500 系列:74VCX 邏輯類型:D 型透明鎖存器 電路:8:8 輸出類型:三態(tài) 電源電壓:1.8 V ~ 3.6 V 獨立電路:2 延遲時間 - 傳輸:1.5ns 輸出電流高，低:6mA，6mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SY100E175JCTR | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:9-BIT LATCH WITH PARITY |
| SY100E175JZ | 功能描述:閉鎖 9-bit Latch with Parity (Lead Free) RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
| SY100E175JZ TR | 功能描述:閉鎖 9-bit Latch with Parity (Lead Free) RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。