參數資料
| 型號： | SY100S351JZ TR |
| 廠商： | Micrel Inc |
| 文件頁數： | 1/6頁 |
| 文件大小： | 0K |
| 描述： | IC FLIP FLOP HEX D 28-PLCC |
| 標準包裝： | 750 |
| 系列： | 100S |
| 功能： | 主復位 |
| 類型： | D 型總線 |
| 輸出類型： | 差分 |
| 元件數： | 1 |
| 每個元件的位元數： | 6 |
| 頻率 - 時鐘： | 700MHz |
| 延遲時間 - 傳輸： | 1.2ns |
| 觸發器類型： | 正邊沿 |
| 電源電壓： | 4.2 V ~ 5.5 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-LCC（J 形引線） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | SY100S351JZTR SY100S351JZTR-ND |
1
SY100S351
Micrel, Inc.
M9999-060910
hbwhelp@micrel.com or (408) 955-1690
BLOCK DIAGRAM
■ Max.togglefrequencyof700MHz
■ ClocktoQmax.of1200ps
■ IEEmin.of–98mA
■ Industrystandard100KECLlevels
■ Extendedsupplyvoltageoption:
VEE=–4.2Vto–5.5V
■ Voltageandtemperaturecompensationforimproved
noiseimmunity
■ Internal75kinputpull-downresistors
■ 50%fasterthanFairchild300K
■ Betterthan20%lowerpowerthanFairchild
■ FunctionandpinoutcompatiblewithFairchildF100K
■ Availablein28-pinPLCCpackage
FEATURES
HEXDFLIP-FLOP
SY100S351
DESCRIPTION
The SY100S351 offers six D-type, edge-triggered, master/
slave flip-flops with differential outputs, and is designed for
use in high-performance ECL systems. The flip-flops are
controlled by the signal from the logical OR operation on a
pair of common clock signals (CPa, CPb). Data enters the
master when both CPa and CPb are LOW and transfers to the
slave when either CPa or CPb (or both) go to a logic HIGH.
The Master Reset (MR) input overrides all other inputs and
takes the Q outputs to a logic LOW. The inputs on this device
have 75k pull-down resistors.
Rev.: I
Amendment: /0
Issue Date: June 2010
Pin
Function
D0 — D5
Data Inputs
CPa, CPb
Common Clock Inputs
MR
Asynchronous Master Reset Input
Q0 — Q5
Data Outputs
Q0 — Q5
Complementary Data Outputs
VEES
VEE Substrate
VCCA
VCCO for ECL Outputs
PINNAMES
相關PDF資料 |
PDF描述 |
|---|---|
| VE-23P-MV-F1 | CONVERTER MOD DC/DC 13.8V 150W |
| NX1-25T-KT9K | CONN FRAME KIT 25POS 0.9MM 5V |
| VE-23F-MV-F2 | CONVERTER MOD DC/DC 72V 150W |
| MS3451W18-10B | CONN HSG RCPT 4POS CBL MNT SCKT |
| VE-23N-MV-F4 | CONVERTER MOD DC/DC 18.5V 150W |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SY100S355FC | 功能描述:IC MUX/LATCH QUAD 24-CERPACK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 鎖銷 系列:100S 產品變化通告:Product Discontinuation 09/Dec/2010 標準包裝:1,500 系列:74VCX 邏輯類型:D 型透明鎖存器 電路:8:8 輸出類型:三態 電源電壓:1.8 V ~ 3.6 V 獨立電路:2 延遲時間 - 傳輸:1.5ns 輸出電流高，低:6mA，6mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SY100S355JC | 功能描述:IC MUX/LATCH QUAD 28-PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 鎖銷 系列:100S 產品變化通告:Product Discontinuation 09/Dec/2010 標準包裝:1,500 系列:74VCX 邏輯類型:D 型透明鎖存器 電路:8:8 輸出類型:三態 電源電壓:1.8 V ~ 3.6 V 獨立電路:2 延遲時間 - 傳輸:1.5ns 輸出電流高，低:6mA，6mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應商設備封裝:48-TSSOP 包裝:帶卷 (TR) |
| SY100S355JZ | 功能描述:編碼器、解碼器、復用器和解復用器 Quad Multiplexer/Latch (Lead Free) RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| SY100S355JZ TR | 功能描述:編碼器、解碼器、復用器和解復用器 Quad Multiplexer/Latch (Lead Free) RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| SY100S360FC | 功能描述:IC PARITYGEN/CHKR 8BIT 24CERPACK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗發生器和校驗器 系列:100S 產品變化通告:Product Obsolescence 30/Sept/2009 標準包裝:25 系列:10H 邏輯類型:奇偶校驗發生器/校驗器 電路數:12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應商設備封裝:16-DIP |
發布緊急采購，3分鐘左右您將得到回復。