參數資料
| 型號： | SY100S355JZ |
| 廠商： | Micrel Inc |
| 文件頁數： | 1/6頁 |
| 文件大小： | 0K |
| 描述： | IC MUX/LATCH QUAD 28-PLCC |
| 標準包裝： | 38 |
| 系列： | 100S |
| 邏輯類型： | D 型透明鎖存器 |
| 電路： | 4:4 |
| 輸出類型： | 標準 |
| 電源電壓： | 4.2 V ~ 5.5 V |
| 獨立電路： | 1 |
| 延遲時間 - 傳輸： | 300ps |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-LCC（J 形引線） |
| 供應商設備封裝： | 28-PLCC |
| 包裝： | 管件 |
1
SY100S355
Micrel, Inc.
M9999-042307
hbwhelp@micrel.com or (408) 955-1690
QUAD
MULTIPLEXER/LATCH
SY100S355
FEATURES
s Max. propagation delay of 1100ps
s Max. enable to output delay of 1400ps
s IEE min. of –80mA
s Industry standard 100K ECL levels
s Extended supply voltage option:
VEE = –4.2V to –5.5V
s Voltage and temperature compensation for improved
noise immunity
s Internal 75k
input pull-down resistors
s 50% faster than Fairchild
s Function and pinout compatible with Fairchild F100K
s Available in 28-pin PLCC package
DESCRIPTION
The SY100S355 offers four transparent latches with
differential outputs and is designed for use in high-
performance ECL systems. The Select inputs (S0, S1)
select one of the two sources of input data (D0 or D1) to the
latch. The Select inputs can also force the outputs to a logic
LOW when the latch is in the transparent mode. The
latches are in the transparent mode when both Enables
(E1, E2) are at a logic LOW state. In the transparent mode,
the Select inputs can pass an input logic HIGH from D0 or
D1 to the output.
If the Select inputs are tied together, then input data
from either D0 or D1 is always passed through. A rising
edge on either Enable input will latch the outputs with the
most recent data at the latch inputs being stored. The
Master Reset (MR) input overrides all other inputs and
takes the Q outputs to a logic LOW. The inputs on this
device have 75k
pull-down resistors.
Rev.: I
Amendment: /0
Issue Date:
April 2007
BLOCK DIAGRAM
D
CD
D0a
Qa
E
Qa
Q
D1a
D
CD
D0b
Qb
E
Qb
Q
D1b
D
CD
D0c
Qc
E
Qc
Q
D1c
D
CD
D0d
Qd
E
Qd
Q
D1d
MR
S1
S0
E1
E2
相關PDF資料 |
PDF描述 |
|---|---|
| OSTH402505D | CONN PLUG HEADER 2PS 5.08MM |
| OSTOQ165351 | CONN TERM BLK HDR 16POS 5.08MM |
| OSTOQ165350 | CONN TERM BLK HDR 16POS 5.08MM |
| SY100S350JZ | IC HEX D LATCH 28-PLCC |
| SN74ABT241ADBRE4 | IC BUFF/DVR TRI-ST DUAL 20SSOP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SY100S355JZ TR | 功能描述:編碼器、解碼器、復用器和解復用器 Quad Multiplexer/Latch (Lead Free) RoHS:否 制造商:Micrel 產品:Multiplexers 邏輯系列:CMOS 位數: 線路數量（輸入/輸出）:2 / 12 傳播延遲時間:350 ps, 400 ps 電源電壓-最大:2.625 V, 3.6 V 電源電壓-最小:2.375 V, 3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-44 封裝:Tray |
| SY100S360FC | 功能描述:IC PARITYGEN/CHKR 8BIT 24CERPACK RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗發生器和校驗器 系列:100S 產品變化通告:Product Obsolescence 30/Sept/2009 標準包裝:25 系列:10H 邏輯類型:奇偶校驗發生器/校驗器 電路數:12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應商設備封裝:16-DIP |
| SY100S360JC | 功能描述:IC PARITY GEN/CHKER 8BIT 28PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - 奇偶校驗發生器和校驗器 系列:100S 產品變化通告:Product Obsolescence 30/Sept/2009 標準包裝:25 系列:10H 邏輯類型:奇偶校驗發生器/校驗器 電路數:12 位 輸出電流高，低:- 電源電壓:4.94 V ~ 5.46 V 工作溫度:0°C ~ 75°C 安裝類型:通孔 封裝/外殼:16-DIP（0.300"，7.62mm） 供應商設備封裝:16-DIP |
| SY100S360JZ | 功能描述:時鐘發生器及支持產品 Dual Parity Checker/Generator (Lead Free) RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SY100S360JZ TR | 功能描述:時鐘發生器及支持產品 Dual Parity Checker/Generator (Lead Free) RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發布緊急采購，3分鐘左右您將得到回復。