參數資料
| 型號： | SY55851AUKG |
| 廠商： | Micrel Inc |
| 文件頁數： | 8/8頁 |
| 文件大小： | 0K |
| 描述： | IC GATE UNIV 3GHZ 50 OHM 10MSOP |
| 標準包裝： | 100 |
| 系列： | SY55 |
| 邏輯類型： | 可配置多功能 |
| 電路數： | 1 |
| 輸入數： | 2 |
| 施密特觸發器輸入： | 無 |
| 輸出類型： | 差分 |
| 電源電壓： | 2.3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 10-TFSOP，10-MSOP（0.118"，3.00mm 寬） |
| 供應商設備封裝： | 10-MSOP |
| 包裝： | 管件 |
| 產品目錄頁面： | 1088 (CN2011-ZH PDF) |
| 其它名稱： | 576-1375 |
8
Precision Edge
SY58012U
Micrel, Inc.
M9999-051408
hbwhelp@micrel.com or (408) 955-1690
k
n
i
L
t
e
h
S
a
t
a
D
n
o
it
c
n
u
F
r
e
b
m
u
N
t
r
a
P
SY58011U
7GHz, 1:2 CML Fanout Buffer/Translator
http://www.micrel.com/product-info/products/sy58011u.shtml
With Internal Input Termnations
SY58012U
5GHz, 1:2 LVPECL Fanout Buffer/Translator
http://www.micrel.com/product-info/products/sy58012u.shtml
With Internal Input Termination
SY58013U
6GHz, 1:2 Fanout Buffer/Translator w/400mV
http://www.micrel.com/product-info/products/sy58013u.shtml
LVPECL Outputs and Internal Terminations
l
m
t
h
s
.
s
n
o
it
u
l
o
s
/
s
a
/
o
f
n
i-
t
c
u
d
o
r
p
/
m
o
c
.l
e
r
c
i
m
.
w
//
:
p
tt
h
s
n
o
it
u
l
o
S
W
B
H
7
1
3
0
-
M
RELATED MICREL PRODUCTS AND SUPPORT DOCUMENTATION
R2
82
R2
82
ZO = 50
+3.3V*
VT = VCC —2V
R1
130
R1
130
+3.3V*
Figure 5. Parallel Termination-Thevenin Equivalent
Note 1. For +2.5V systems: R1 = 250, R2 = 62.5
Note 2. For +3.3V systems: R1 = 130, R2 = 82
Z = 50
50
V
3
.
3
+
V
3
.
3
+
n
o
it
a
n
it
s
e
d
e
c
r
u
o
s
Rb C1
0.01F
(optional)
Figure 6. Three-Resistor “Y–Termination”
Note 1. Power-saving alternative to Thevenin termination.
Note 2. Placeterminationresistorsasclosetodestinationinputsaspossible.
Note 3. Rb resistor sets the DC bias voltage, equal to VT.
For +2.5V systems Rb = 19.
For +3.3V systems Rb = 46 to 50.
Note 4. C1 is an optional bypass capacitor intended to compensate for any
tr/tf mismatches.
LVPECL OUTPUT
+3.3V
ZO = 50
R2
82
+3.3V
R1
130
R1
130
R2
82
VT = VCC —2V
Q
/Q
R4
1k
R3
1.6k
VT = VCC —1.3V
Figure 7. Terminating Unused I/O
Note 1. Unused output (/Q) must be terminated to balance the output.
Note 2. For +2.5V systems: R1 = 250, R2 = 62.5, R3 = 1.25k,
R4 = 1.2k.
For +3.3V systems: R1 = 130, R2 = 82, R3 = 1k, R4 = 1.6k.
Note 3. Unused output pairs (Q and /Q) may be left floating.
LVPECL output have very low output impedance (open
emitter), and small signal swing which results in low EMI.
LVPECL is ideal for driving 50 and 100 controlled
impedance transmission lines. There are several techniques
in terminating the LVPECL output, as shown in Figures 5
through 7.
相關PDF資料 |
PDF描述 |
|---|---|
| SY100E104JY | IC GATE AND/NAND QUINT2IN 28PLCC |
| SY10EP01VZG | IC GATE OR/NOR 3.3/5V 4IN 8-SOIC |
| SY10EP08VKG | IC GATE XOR/XNOR 2INP DIFF 8MSOP |
| SY10EP01VKG | IC GATE OR/NOR 3.3V/5V 4IN 8MSOP |
| SY10EP05VZG | IC GATE AND/NAND 2INP DIFF 8SOIC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| SY55851AUKG TR | 功能描述:邏輯門 3.0GHz 50ohm AnyGate (I Temp, Green) RoHS:否 制造商:Texas Instruments 產品:OR 邏輯系列:LVC 柵極數量:2 線路數量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel |
| SY55851AUKGTR | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:2.5V/3V, 3.0GHz CML AnyGate ANY LOGIC WITH 50ohm or 100ohm OUTPUTS |
| SY55851AUKI | 功能描述:IC GATE UNIV 3GHZ 50 OHM 10MSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - 柵極和逆變器 - 多功能，可配置 系列:SY55 產品變化通告:Product Obsolescence 05/Oct/2010 標準包裝:100 系列:- 邏輯類型:可配置多功能 電路數:2 輸入數:2 施密特觸發器輸入:無 輸出類型:差分 輸出電流高，低:- 電源電壓:2.375 V ~ 3.465 V 工作溫度:-40°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-LBGA，FCBGA 供應商設備封裝:16-FCBGA（4x4） 包裝:帶卷 (TR) |
| SY55851AUKI TR | 功能描述:IC GATE 3.0GHZ 50OHM 10-MSOP RoHS:否 類別:集成電路 (IC) >> 邏輯 - 柵極和逆變器 - 多功能，可配置 系列:SY55 產品變化通告:Product Obsolescence 05/Oct/2010 標準包裝:100 系列:- 邏輯類型:可配置多功能 電路數:2 輸入數:2 施密特觸發器輸入:無 輸出類型:差分 輸出電流高，低:- 電源電壓:2.375 V ~ 3.465 V 工作溫度:-40°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-LBGA，FCBGA 供應商設備封裝:16-FCBGA（4x4） 包裝:帶卷 (TR) |
| SY55851AUKITR | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:2.5V/3V, 3.0GHz CML AnyGate?ANY LOGIC WITH 50Ω or 100Ω OUTPUTS |
發布緊急采購，3分鐘左右您將得到回復。