- 您現在的位置：買賣IC網 > PDF目錄98286 > TPU3040PO TELETEXT DECODER, PDIP52 PDF資料下載
參數資料
| 型號： | TPU3040PO |
| 元件分類： | 圖文 |
| 英文描述： | TELETEXT DECODER, PDIP52 |
| 封裝： | PLASTIC, DIP-52 |
| 文件頁數： | 42/72頁 |
| 文件大小： | 347K |
| 代理商： | TPU3040PO |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
TPU 3035, TPU 3040, TPU 3050
PRELIMINARY DATA SHEET
47
Micronas
4.10. Memory Manager
The Memory manager is the core of the internal
TPU 3040 software. Most of the acquisition and display
related functions are controlled by this management.
Acquisition
Scratch
Memory
Display
Memory
Display
Controller
Page
Memory
Page
Table
Memory
Manager
Fig. 4–7: Memory Manager
4.11. Memory Organization
The upper end of the memory is defined by the DRAM
size,
the
lower
end
can
be
defined
with
the
PAGE_MEMORY command. Default memory organiza-
tion is shown in Fig. 4–8.
Fig. 4–8: Memory Organization
DRAM
Acquisition
Scratch
Page Table
4 KByte
Display Bank
4 KByte
Page Memory
n x 1 KByte
00 00 00
00 10 00
00 20 00
00 30 00
TTX Display Bank
4 KByte
00 40 00
02 00 00 = 1Mbit
08 00 00 = 4Mbit
20 00 00 = 16Mbit
00 80 00 = 256Kbit
相關PDF資料 |
PDF描述 |
|---|---|
| TPU3040PQ | TELETEXT DECODER, PQCC44 |
| TPU3040PK | TELETEXT DECODER, PDIP40 |
| TPU3040PO | TELETEXT DECODER, PDIP52 |
| TPU3040PQ | TELETEXT DECODER, PQCC44 |
| TPU3050PO | TELETEXT DECODER, PDIP52 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TPU3041 | 制造商:MICRONAS 制造商全稱:MICRONAS 功能描述:Cyrillic/Greek Teletext Processor |
| TPU3042 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Consumer IC |
| TPU305 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TRANSISTOR | JFET | P-CHANNEL | 15MA I(DSS) | TO-226AA |
| TPU3050(PDIP40) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
| TPU3050(PLCC44) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Microprocessor |
發布緊急采購，3分鐘左右您將得到回復。