- 您現在的位置：買賣IC網 > PDF目錄382741 > Z80B-DART Z8 Microcontrollers PDF資料下載
參數資料
| 型號： | Z80B-DART |
| 英文描述： | Z8 Microcontrollers |
| 中文描述： | Z8微控制器 |
| 文件頁數： | 59/222頁 |
| 文件大小： | 1595K |
| 代理商： | Z80B-DART |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁當前第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁
Z8 Microcontrollers
ZiLOG
I/O Ports
UM001600-Z8X0599
5-13
5.5 PORT 3
5.5.1 General Port I/O
Port 3 differs structurally from Port 0, 1, and 2. Port 3 lines
are fixed as four inputs (P33–P30) and four outputs
(P37–P34) Port 3 does not have an input and output reg-
ister for each bit. Instead, all the input lines have one input
register, and all the output lines have an output register.
Port 3 can be a CMOS- or TTL- compatible I/O port. Under
software control, the lines can be configured as special
control lines for handshake, comparator inputs, SPI con-
trol, external memory status, or I/O lines for the on-board
serial and timer facilities. Figure 5-17 is a generic block di-
agram of Port 3.
The inputs can be Schmitt-triggered, level-shifted, or sin-
gle-trip point buffered. In some cases, the Z8 may have
auto latches hardwired on certain Port 3 inputs and Low-
EMI capabilities on the outputs. Please refer to specific
product specifications for exact input/output buffer type
features. Please refer to the section on counter/timers,
Stop-Mode Recovery, serial I/O, comparators, and inter-
rupts for more information on the relationships of Port 3 to
that feature.
Figure 5-17. Port 3 Block Diagram
Buffer
Input
Register
Output
Buffer
Register
Output
Write
Port
Read
Port
4
4
4
4
4
4
4
4
Internal
Bus
From Timer,
Handshake Logic,
or Serial I/O
To Interrupt Timer,
Handshake Logic,
or Serial I/O
Port
Output
Lines
P3
4
- P3
7
Port
Input
Lines
P3
0
- P3
3
Read
Port
Input
Output
Data
Return
Buffer
相關PDF資料 |
PDF描述 |
|---|---|
| Z80B-PIO | Z8 Microcontrollers |
| Z86E2116PSC | Z8 Microcontrollers |
| Z8300-1PS | 8-Bit Microprocessor |
| Z8300-3PS | Microprocessor |
| Z8340-1PS | I/O Controller |
相關代理商/技術參數 |
參數描述 |
|---|---|
| Z80B-PIO | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80B-SIO/O | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Z8 Microcontrollers |
| Z80C30 | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:CMOS SCC SERIAL COMMUNICATIONS CONTROLLER |
| Z80C30-06LME | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| Z80C30-06PSC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發布緊急采購，3分鐘左右您將得到回復。