欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號： A3PN125-Z1VQG100I
元件分類： FPGA
英文描述： FPGA, 3072 CLBS, 125000 GATES, PQFP100
封裝： 14 X 14 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, ROHS COMPLIANT, VQFP-100
文件頁數： 14/100頁
文件大小： 3284K
代理商： A3PN125-Z1VQG100I
ProASIC3 nano DC and Switching Characteristics
2- 6
A d vance v0.2
Calculating Power Dissipation
Quiescent Supply Current
Power per I/O Pin
Table 2-7
Quiescent Supply Current Characteristics
A3PN010
A3PN015
A3PN020
A3PN060
A3PN125
A3PN250
Typical (25°C)
1 mA
2 mA
3 mA
Max. (Commercial)
5 mA
10 mA
20 mA
Max. (Industrial)
8 mA
15 mA
30 mA
Notes:
1. IDD Includes VCC, VPUMP, and VCCI, currents. Values do not include I/O static contribution, which
is shown in Table 2-9.
2. –F speed grade devices may experience higher standby IDD of up to five times the standard IDD
and higher I/O leakage.
Table 2-8
Summary of I/O Input Buffer Power (Per Pin) – Default I/O Software Settings
VCCI (V)
Dynamic Power
PAC9 (W/MHz)
*
Single-Ended
3.3 V LVTTL / 3.3 V LVCMOS
3.3
16.26
3.3 V LVTTL / 3.3 V LVCMOS – Schmitt Trigger
3.3
18.95
2.5 V LVCMOS
2.5
4.59
2.5 V LVCMOS – Schmitt Trigger
2.5
6.01
1.8 V LVCMOS
1.8
1.61
1.8 V LVCMOS – Schmitt Trigger
1.8
1.70
1.5 V LVCMOS (JESD8-11)
1.5
0.96
1.5 V LVCMOS (JESD8-11) – Schmitt Trigger
1.5
0.90
Note: *PAC9 is the total dynamic power measured on VCCI.
Table 2-9
Summary of I/O Output Buffer Power (per pin) – Default I/O Software Settings1
CLOAD (pF)
2
VCCI (V)
Dynamic Power
PAC10 (W/MHz)
3
Single-Ended
3.3 V LVTTL / 3.3 V LVCMOS
10
3.3
162.43
2.5 V LVCMOS
10
2.5
92.49
1.8 V LVCMOS
10
1.8
47.48
1.5 V LVCMOS (JESD8-11)
10
1.5
32.75
Notes:
1. Dynamic power consumption is given for standard load and software default drive strength
and output slew.
2. Values are for A3PN020, A3PN015, and A3PN010. A3PN060, A3PN125, and A3PN250 have a
default loading of 35 pF.
3. PAC10 is the total dynamic power measured on VCCI.
相關PDF資料
PDF描述
A3PN125-Z1VQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z2VQ100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z2VQ100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z2VQG100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-Z2VQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
相關代理商/技術參數
參數描述
A3PN125-Z2VQ100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應商設備封裝:289-CSP（14x14）
A3PN125-Z2VQ100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應商設備封裝:289-CSP（14x14）
A3PN125-Z2VQG100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應商設備封裝:289-CSP（14x14）
A3PN125-Z2VQG100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應商設備封裝:289-CSP（14x14）
A3PN125-ZVQ100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應商設備封裝:289-CSP（14x14）
發布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發布成功！您可以繼續發布采購。也可以進入我的后臺，查看報價

發布成功！您可以繼續發布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*
主站蜘蛛池模板： 清新县| 越西县| 鹤峰县| 昌吉市| 九江县| 孟津县| 庄河市| 合山市| 乐至县| 沈丘县| 光泽县| 新沂市| 越西县| 东平县| 大荔县| 杨浦区| 汨罗市| 商都县| 普兰县| 如东县| 盐池县| 集安市| 广东省| 黑水县| 台江县| 汉中市| 刚察县| 台南县| 鸡泽县| 榆社县| 和田县| 防城港市| 炉霍县| 大厂| 水富县| 芦溪县| 革吉县| 石城县| 宽城| 江都市| 南木林县|