欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: A3PN125-ZVQ100I
元件分類: FPGA
英文描述: FPGA, 3072 CLBS, 125000 GATES, PQFP100
封裝: 14 X 14 MM, 1.20 MM HEIGHT, 0.50 MM PITCH, VQFP-100
文件頁數: 63/100頁
文件大小: 3284K
代理商: A3PN125-ZVQ100I
ProASIC3 nano DC and Switching Characteristics
Ad vance v0.2
2-51
Clock Conditioning Circuits
CCC Electrical Specifications
Timing Characteristics
Table 2-69 ProASIC3 nano CCC/PLL Specification
Parameter
Minimum
Typical
Maximum
Units
Clock Conditioning Circuitry Input Frequency fIN_CCC
1.5
350
MHz
Clock Conditioning Circuitry Output Frequency fOUT_CCC
0.75
350
MHz
Delay Increments in Programmable Delay Blocks 1,2
200
ps
Number of Programmable Values in Each Programmable
Delay Block
32
Serial Clock (SCLK) for Dynamic PLL 3
125
MHz
Input Cycle-to-Cycle Jitter (peak magnitude)
1.5
ns
CCC Output Peak-to-Peak Period Jitter FCCC_OUT
Max Peak-to-Peak Period Jitter
1 Global
Network
Used
External
FB Used
3 Global
Networks
Used
0.75 MHz to 24 MHz
0.50%
0.70%
24 MHz to 100 MHz
1.00%
1.20%
100 MHz to 250 MHz
1.75%
2.00%
250 MHz to 350 MHz
2.50%
5.60%
Acquisition Time
LockControl = 0
LockControl = 1
300
s
6.0
ms
Tracking Jitter 5
LockControl = 0
LockControl = 1
1.6
ns
0.8
ns
Output Duty Cycle
48.5
51.5
%
Delay Range in Block: Programmable Delay 1 1,2
1.25
15.65
ns
Delay Range in Block: Programmable Delay 2 1,2
0.025
15.65
ns
Delay Range in Block: Fixed Delay 1,2
2.2
ns
Notes:
1. This delay is a function of voltage and temperature. See Table 2-6 on page 2-5 for deratings.
2. TJ = 25°C, VCC = 1.5 V
3. Maximum value obtained for a –2 speed-grade device in worst-case commercial conditions. For specific
junction temperature and voltage supply levels, refer to Table 2-6 on page 2-5 for derating values.
4. The A3PN010, A3PN015, and A3PN020 devices do not support PLLs.
5. Tracking jitter is defined as the variation in clock edge position of PLL outputs with reference to the PLL
input clock edge. Tracking jitter does not measure the variation in PLL output period, which is covered by
the period jitter parameter.
相關PDF資料
PDF描述
A3PN125-ZVQ100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-ZVQG100I FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3PN125-ZVQG100 FPGA, 3072 CLBS, 125000 GATES, PQFP100
A3RS91.1 0 MHz - 3000 MHz 50 ohm RF/MICROWAVE TERMINATION
A404318 35 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK
相關代理商/技術參數
參數描述
A3PN125-ZVQG100 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN125-ZVQG100I 功能描述:IC FPGA NANO 125K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQ100 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQ100I 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
A3PN250-1VQG100 功能描述:IC FPGA NANO 250K GATES 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現場可編程門陣列) 系列:ProASIC3 nano 標準包裝:152 系列:IGLOO PLUS LAB/CLB數:- 邏輯元件/單元數:792 RAM 位總計:- 輸入/輸出數:120 門數:30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應商設備封裝:289-CSP(14x14)
主站蜘蛛池模板: 大竹县| 株洲市| 克什克腾旗| 正蓝旗| 汉阴县| 玛纳斯县| 万安县| 信丰县| 逊克县| 顺平县| 桑日县| 南部县| 卢湾区| 家居| 固始县| 双峰县| 奉贤区| 湟源县| 临江市| 阿合奇县| 浏阳市| 曲阳县| 汤原县| 宜城市| 会宁县| 宝应县| 沾益县| 酉阳| 杭锦后旗| 宜城市| 沾化县| 武城县| 华安县| 铅山县| 莱州市| 濮阳县| 平顺县| 大理市| 安顺市| 郓城县| 海原县|