欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號： AD9446-80PCB
廠商： Analog Devices, Inc.
英文描述： 16-Bit, 80/100 MSPS ADC
中文描述： 16位，80/100 MSPS的模數轉換器
文件頁數： 6/36頁
文件大小： 952K
代理商： AD9446-80PCB
AD9446
DIGITAL SPECIFICATIONS
AVDD1 = 3.3 V, AVDD2 = 5.0 V, DRVDD = 3.3 V, R
LVDS_BIAS
= 3.74 kΩ, unless otherwise noted.
Table 3.
Parameter
CMOS LOGIC INPUTS (DFS, DCS MODE, OUTPUT MODE)
High Level Input Voltage
Low Level Input Voltage
High Level Input Current
Low Level Input Current
Input Capacitance
DIGITAL OUTPUT BITS—CMOS MODE (D0 to D15, OTR)
1
DRVDD = 3.3 V
High Level Output Voltage
Low Level Output Voltage
DIGITAL OUTPUT BITS—LVDS MODE (D0 to D15, OTR)
V
OD
Differential Output Voltage
2
V
OS
Output Offset Voltage
CLOCK INPUTS (CLK+, CLK)
Differential Input Voltage
Common-Mode Voltage
Input Resistance
Input Capacitance
1
Output voltage levels measured with 5 pF load on each output.
2
LVDS R
TERM
= 100 Ω.
Rev. 0 | Page 6 of 36
Temp
Full
Full
Full
Full
Full
Full
Full
Full
Full
Full
Full
Full
Full
AD9446BSVZ-80
Min
Typ
2.0
10
2
3.25
247
1.125
0.2
1.3
1.5
1.1
1.4
2
AD9446BSVZ-100
Min
Typ
2.0
10
2
3.25
247
1.125
0.2
1.3
1.5
1.1
1.4
2
Unit
V
V
μA
μA
pF
V
V
mV
V
V
V
kΩ
pF
Max
0.8
200
+10
0.2
545
1.375
1.6
1.7
Max
0.8
200
+10
0.2
545
1.375
1.6
1.7
SWITCHING SPECIFICATIONS
AVDD1 = 3.3 V, AVDD2 = 5.0 V, DRVDD = 3.3 V, unless otherwise noted.
Table 4.
Parameter
CLOCK INPUT PARAMETERS
Maximum Conversion Rate
Minimum Conversion Rate
CLK Period
CLK Pulse Width High
1
(t
CLKH
)
CLK Pulse Width Low
1
(t
CLKL
)
DATA OUTPUT PARAMETERS
Output Propagation Delay—CMOS (t
PD
)
2
(Dx, DCO+)
Output Propagation Delay—LVDS (t
PD
)
3
(Dx+), (t
CPD
)
3
(DCO+)
Pipeline Delay (Latency)
Aperture Delay (t
A
)
Aperture Uncertainty (Jitter, t
J
)
Temp
Full
Full
Full
Full
Full
Full
Full
Full
Full
Full
AD9446BSVZ-80
Min
Typ
80
12.5
5.0
5.0
3.35
2.1
3.6
13
60
AD9446BSVZ-100
Min
Typ
100
10
4.0
4.0
3.35
2.3
3.6
13
60
Unit
MSPS
MSPS
ns
ns
ns
ns
ns
Cycles
ns
fsec
rms
Max
1
4.8
Max
1
4.8
1
With duty cycle stabilizer (DCS) enabled.
2
Output propagation delay is measured from clock 50% transition to data 50% transition with 5 pF load.
3
LVDS R
TERM
= 100 Ω. Measured from the 50% point of the rising edge of CLK+ to the 50% point of the data transition.
相關PDF資料
PDF描述
AD9480 8-Bit, 250 MSPS 3.3 V A/D Converter
AD9480-LVDS-PCB3 8-Bit, 250 MSPS 3.3 V A/D Converter
AD9480ASUZ-2501 8-Bit, 250 MSPS 3.3 V A/D Converter
AD9480BSUZ-2501 8-Bit, 250 MSPS 3.3 V A/D Converter
AD9483KS-100 Triple 8-Bit, 140 MSPS A/D Converter
相關代理商/技術參數
參數描述
AD9446BSVZ-100 功能描述:模數轉換器 - ADC 16Bit 100 MSPS ADC RoHS:否 制造商:Analog Devices 通道數量: 結構: 轉換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風格: 封裝 / 箱體:
AD9446BSVZ-1001 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit, 80/100 MSPS ADC
AD9446BSVZ-105 制造商:Analog Devices 功能描述:- Bulk
AD9446BSVZ-80 功能描述:模數轉換器 - ADC 16Bit 80 MSPS ADC PB Free RoHS:否 制造商:Analog Devices 通道數量: 結構: 轉換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風格: 封裝 / 箱體:
AD9446BSVZ-801 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit, 80/100 MSPS ADC
發布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發布成功！您可以繼續發布采購。也可以進入我的后臺，查看報價

發布成功！您可以繼續發布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*
主站蜘蛛池模板： 九龙城区| 新平| 通渭县| 阳西县| 石棉县| 阳泉市| 海宁市| 甘肃省| 宁化县| 安义县| 郓城县| 新密市| 乌兰浩特市| 万安县| 林甸县| 元氏县| 马尔康县| 鄱阳县| 浪卡子县| 宿松县| 莎车县| 来凤县| 台南县| 杭州市| 凤庆县| 新河县| 滨州市| 成都市| 克山县| 松溪县| 临邑县| 兴仁县| 同仁县| 庄浪县| 武威市| 巴青县| 长海县| 邢台县| 喀喇| 米林县| 罗定市|