- 您現在的位置：買賣IC網 > PDF目錄374032 > ADSP-21060LAB-160 (ANALOG DEVICES INC) ADSP-2106x SHARC DSP Microcomputer Family PDF資料下載
參數資料
| 型號： | ADSP-21060LAB-160 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數字信號處理 |
| 英文描述： | ADSP-2106x SHARC DSP Microcomputer Family |
| 中文描述： | 48-BIT, 40 MHz, OTHER DSP, PBGA225 |
| 封裝： | PLASTIC, MS-034AAJ-2, BGA-225 |
| 文件頁數： | 32/47頁 |
| 文件大小： | 366K |
| 代理商： | ADSP-21060LAB-160 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
–32–
ADSP-21060/ADSP-21060L
REV. D
Link Ports: 1
×
CLK Speed Operation
ADSP-21060
Min
ADSP-21060L
Min
Parameter
Max
Max
Units
Receive
Timing Requirements:
t
SLDCL
t
HLDCL
t
LCLKIW
t
LCLKRWL
t
LCLKRWH
Data Setup before LCLK Low
Data Hold after LCLK Low
LCLK Period (1
×
Operation)
LCLK Width Low
LCLK Width High
3.5
3
t
CK
6
5
3
3
t
CK
6
5
ns
ns
ns
ns
ns
Switching Characteristics:
t
DLAHC
t
DLALC
t
ENDLK
t
TDLK
LACK High Delay after CLKIN High
LACK Low Delay after LCLK High
1
LACK Enable from CLKIN
LACK Disable from CLKIN
18 + DT/2
–3
5 + DT/2
28.5 + DT/2
13
18 + DT/2
–3
5 + DT/2
28.5 + DT/2
13
ns
ns
ns
ns
20 + DT/2
20 + DT/2
Transmit
Timing Requirements:
t
SLACH
t
HLACH
LACK Setup before LCLK High
LACK Hold after LCLK High
18
–7
20
–7
ns
ns
Switching Characteristics:
t
DLCLK
t
DLDCH
t
HLDCH
t
LCLKTWL
t
LCLKTWH
t
DLACLK
t
ENDLK
t
TDLK
LCLK Delay after CLKIN (1
×
operation)
Data Delay after LCLK High
Data Hold after LCLK High
LCLK Width Low
LCLK Width High
LCLK Low Delay after LACK High
LDAT, LCLK Enable after CLKIN
LDAT, LCLK Disable after CLKIN
15.5
3
16.5
2.5
ns
ns
ns
ns
ns
ns
ns
ns
–3
(t
CK
/2) – 2
(t
CK
/2) – 2
(t
CK
/2) + 8.5
5 + DT/2
–3
(t
CK
/2) – 1
(t
CK
/2) – 1.25
(t
CK
/2) + 8.0
5 + DT/2
(t
CK
/2) + 2
(t
CK
/2) + 2
(3
×
t
CK
/2) + 17
(t
CK
/2) + 1.25
(t
CK
/2) + 1.0
(3
×
t
CK
/2) + 17.5
20 + DT/2
20 + DT/2
Link Port Service Request Interrupts: 1
×
and
2
×
Speed Operations
Timing Requirements:
t
SLCK
LACK/LCLK Setup before CLKIN Low
2
t
HLCK
LACK/LCLK Hold after CLKIN Low
2
10
2
10
2
ns
ns
NOTES
1
LACK will go low with t
DLALC
relative to rising edge of LCLK after first nibble is received. LACK will not go low if the receiver’s link buffer is not about to fill.
2
Only required for interrupt recognition in the current cycle.
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-21060KS-133 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21060KS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21060LKB-160 | RES, 2.2 K SM CHIP 5% 50V 1/16 WATT, 0603 |
| ADSP-21060LKS-133 | ADSP-2106x SHARC DSP Microcomputer Family |
| ADSP-21060LKS-160 | ADSP-2106x SHARC DSP Microcomputer Family |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-21060LABZ-160 | 功能描述:IC DSP CONTROLLER 32BIT 225-BGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21060LC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ADSP-21060C/ADSP-21060LC: Industrial Sharc?DSP Microcomputer Family Data Sheet (Rev. B. 10/00) |
| ADSP-21060LCB-133 | 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21060LCBZ-133 | 功能描述:IC DSP CONTROLLER 32BIT 225PBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21060LCW-133 | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 33MHz 33MIPS 240-Pin CQFP 制造商:Rochester Electronics LLC 功能描述:SHARC IND.,3V,33MHZ CQFP HEAT SLUG DOWN - Bulk |
發布緊急采購，3分鐘左右您將得到回復。