- 您現在的位置：買賣IC網 > PDF目錄374037 > ADSP-BF533SBBC500 (ANALOG DEVICES INC) Metal Connector Backshell PDF資料下載
參數資料
| 型號： | ADSP-BF533SBBC500 |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數字信號處理 |
| 英文描述： | Metal Connector Backshell |
| 中文描述： | 16-BIT, 40 MHz, OTHER DSP, PBGA160 |
| 封裝： | MO-205AE, CSBGA-160 |
| 文件頁數： | 33/56頁 |
| 文件大小： | 671K |
| 代理商： | ADSP-BF533SBBC500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁
ADSP-BF531/ADSP-BF532/ADSP-BF533
Rev. 0
|
Page 33 of 56
|
March 2004
Serial Peripheral Interface (SPI) Port
—Master Timing
Table 27
and
Figure 19
describe SPI port master operations.
Table 27. Serial Peripheral Interface (SPI) Port—Master Timing
Parameter
Timing Requirements
t
SSPIDM
t
HSPIDM
Switching Characteristics
t
SDSCIM
t
SPICHM
t
SPICLM
t
SPICLK
t
HDSM
t
SPITDM
t
DDSPIDM
t
HDSPIDM
Min
Max
Unit
Data Input Valid to SCK Edge (Data Input Setup)
SCK Sampling Edge to Data Input Invalid
7.5
–1.5
ns
ns
SPISELx Low to First SCK edge (x=0 or 1)
Serial Clock High period
Serial Clock Low period
Serial Clock Period
Last SCK Edge to SPISELx High (x=0 or 1)
Sequential Transfer Delay
SCK Edge to Data Out Valid (Data Out Delay)
SCK Edge to Data Out Invalid (Data Out Hold)
2t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
4t
SCLK
–1.5
2t
SCLK
–1.5
2t
SCLK
–1.5
0
–1.0
ns
ns
ns
ns
ns
ns
ns
ns
6
4.0
Figure 19. Serial Peripheral Interface (SPI) Port—Master Timing
t
SSPIDM
t
HSPIDM
t
HDSPIDM
LSB
MSB
t
HSPIDM
t
DDSPIDM
MOSI
(OUTPUT)
MISO
(INPUT)
SPISELx
(OUTPUT)
SCK
(CPOL = 0)
(OUTPUT)
SCK
(CPOL = 1)
(OUTPUT)
t
SPICHM
t
SPICLM
t
SPICLM
t
SPICLK
t
SPICHM
t
HDSM
t
SPITDM
t
HDSPIDM
LSB VALID
LSB
MSB
MSB VALID
t
HSPIDM
t
DDSPIDM
MOSI
(OUTPUT)
MISO
(INPUT)
t
SSPIDM
CPHA=1
CPHA=0
MSB VALID
t
SDSCIM
t
SSPIDM
LSB VALID
相關PDF資料 |
PDF描述 |
|---|---|
| ADSP-BF533SBBZ500 | Blackfin Embedded Processor |
| ADSP-BF533SKBC600 | Blackfin Embedded Processor |
| ADSP-BF561SKBCZ600 | Blackfin Embedded Symmetric Multi-Processor |
| ADSP-BF561SKBCZ500 | Blackfin Embedded Symmetric Multi-Processor |
| ADSP-BF561 | Synchronous 4-Bit Up/Down Binary Counters With Dual Clock and Clear 16-PDIP 0 to 70 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSPBF533SBBC-500 | 制造商:Analog Devices 功能描述:Dual MAC16-bit500MHz 148KB SRAM |
| ADSPBF533SBBC500X | 制造商:Analog Devices 功能描述: |
| ADSP-BF533SBBC-500X | 制造商:Analog Devices 功能描述: |
| ADSP-BF533SBBC-5V | 功能描述:IC DSP CTLR DUAL 160CSPBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - DSP（數字式信號處理器） 系列:Blackfin® 標準包裝:2 系列:StarCore 類型:SC140 內核 接口:DSI，以太網，RS-232 時鐘速率:400MHz 非易失內存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，FCBGA 供應商設備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-BF533SBBC-C10 | 制造商:Analog Devices 功能描述: |
發布緊急采購，3分鐘左右您將得到回復。