- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374047 > ADV7312 (Analog Devices, Inc.) Multiformat 11-Bit HDTV Video Encoder PDF資料下載
參數(shù)資料
| 型號(hào)： | ADV7312 |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | Multiformat 11-Bit HDTV Video Encoder |
| 中文描述： | 多格式11位高清晰度電視視頻編碼器 |
| 文件頁數(shù)： | 6/84頁 |
| 文件大小： | 975K |
| 代理商： | ADV7312 |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁
REV. 0
–6–
ADV7312
TIMING SPECIFICATIONS
(V
AA
= 2.375 V–2.625 V, V
DD
= 2.375 V–2.625 V; V
DD_IO
= 2.375 V–3.6 V, V
REF
= 1.235 V, R
SET
= 3040 ,
R
LOAD
= 300 . All specifications T
MIN
to T
MAX
(0 C to 70 C), unless otherwise noted.)
Parameter
MPU PORT
1
SCLOCK Frequency
SCLOCK High Pulsewidth, t
1
SCLOCK Low Pulsewidth, t
2
Hold Time (Start Condition), t
3
Setup Time (Start Condition), t
4
Data Setup Time, t
5
SDATA, SCLOCK Rise Time, t
6
SDATA, SCLOCK Fall Time, t
7
Setup Time (Stop Condition), t
8
RESET Low Time
Min
Typ
Max
Unit
Test Conditions
0
0.6
1.3
0.6
0.6
100
400
kHz
μ
s
μ
s
μ
s
μ
s
ns
ns
ns
μ
s
ns
First clock generated after this period
relevant for repeated start condition
300
300
0.6
100
ANALOG OUTPUTS
Analog Output Delay
2
Output Skew
CLOCK CONTROL AND PIXEL PORT
3
f
CLK
f
CLK
Clock High Time, t
9
Clock Low Time, t
10
Data Setup Time, t
111
Data Hold Time, t
121
SD Output Access Time, t
13
SD Output Hold Time, t
14
HD Output Access Time, t
13
HD Output Hold Time, t
14
PIPELINE DELAY
4
7
1
ns
ns
27
MHz
MHz
% of one clk cycle
% of one clk cycle
ns
ns
ns
ns
ns
ns
Progressive scan mode
HDTV mode/async mode
81
40
40
2.0
2.0
15
5.0
14
5.0
63
76
35
41
36
clk cycles
clk cycles
clk cycles
clk cycles
clk cycles
SD [2 , 16 ]
SD component mode [16 ]
PS [1 ]
PS [8 ]
HD [2 , 1 ]
NOTES
1
Guaranteed by characterization.
2
Output delay measured from the 50% point of the rising edge of CLOCK to the 50% point of DAC output full-scale transition.
3
Data: C[7:0]; Y[7:0], S[7:0]
Control:
P_HSYNC
,
P_VSYNC
,
P_BLANK
,
S_HSYNC
,
S_VSYNC
,
S_BLANK
.
4
SD, PS = 27 MHz, HD = 74.25 MHz.
Specifications subject to change without notice.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADV7312KST | Multiformat 11-Bit HDTV Video Encoder |
| ADV7320KSTZ | Multiformat 216 MHz Video Encoder with Six NSV 12-Bit DACs |
| ADV7320 | Multiformat 216 MHz Video Encoder with Six NSV 12-Bit DACs |
| ADV7321 | Multiformat 216 MHz Video Encoder with Six NSV 12-Bit DACs |
| ADV7321KSTZ | Multiformat 216 MHz Video Encoder with Six NSV 12-Bit DACs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV7312KST | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 11-Bit HDTV Video Encoder |
| ADV7314 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 216 MHz Video Encoder with Six NSV 14-Bit DACs |
| ADV7314KST | 制造商:AD 制造商全稱:Analog Devices 功能描述:Multiformat 216 MHz Video Encoder with Six NSV 14-Bit DACs |
| ADV73186702 | 制造商:LG Corporation 功能描述:FRAME ASSEMBLY,DOOR |
| ADV73186703 | 制造商:LG Corporation 功能描述:FRAME ASSEMBLY,DOOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。