- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379699 > ATT3030 (Electronic Theatre Controls, Inc.) Field-Programmable Gate Arrays PDF資料下載
參數(shù)資料
| 型號(hào)： | ATT3030 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | FPGA |
| 英文描述： | Field-Programmable Gate Arrays |
| 中文描述： | 現(xiàn)場(chǎng)可編程門陣列 |
| 文件頁(yè)數(shù)： | 38/80頁(yè) |
| 文件大小： | 528K |
| 代理商： | ATT3030 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)當(dāng)前第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)
Data Sheet
February 1997
ATT3000 Series Field-Programmable Gate Arrays
38
Lucent Technologies Inc.
Pin Information
(continued)
Table 6B. ATT3000 Family Configuration (132 PPGA, 144 TQFP, 160 QFP, 175 PPGA, 208 SQFP)
Configuration Mode (M2:M1:M0)
132
PPGA
144
TQFP
160
QFP
175
PPGA
208
SQFP
User
Operation
Slave
(1:1:1)
Master-Serial
(0:0:0)
Peripheral
(1:0:1)
Master-High
(1:1:0)
Master-Low
(1:0:0)
PWRDWN
V
CC
M1 (High)
M0 (High)
M2 (High)
HDC (High)
LDC
(Low)
INIT*
GND
PWRDWN
V
CC
M1 (Low)
M0 (Low)
M2 (Low)
HDC (High)
LDC
(Low)
INIT*
GND
PWRDWN
V
CC
M1 (Low)
M0 (Low)
M2 (High)
HDC (High)
LDC
(Low)
INIT*
GND
PWRDWN
V
CC
M1 (High)
M0 (High)
M2 (High)
HDC (High)
LDC
(Low)
INIT*
GND
PWRDWN
V
CC
M1 (Low)
M0 (Low)
M2 (Low)
HDC (High)
LDC
(Low)
INIT*
GND
A1
C8
B13
A14
C13
B14
D14
G14
H12
M13
P14
N13
M12
P13
N11
M9
N9
N8
M8
N7
P6
M6
M5
N4
N2
M3
P1
M2
N1
L2
L1
K1
J2
H1
H2
H3
G2
G1
F2
E1
D1
D2
B1
C2
1
159
20
40
42
44
45
49
59
19
76
78
80
81
82
86
92
93
98
100
102
103
108
114
115
119
120
121
124
125
128
129
132
133
136
137
139
141
142
147
148
151
152
155
156
B2
D9
B14
B15
C15
E14
D16
H15
J14
P15
R15
R14
N13
T14
P12
T11
R10
R9
N9
P8
R8
R7
R5
P5
R3
N4
R2
P2
M3
P1
N1
M1
L2
K2
K1
J3
H2
H1
F2
E1
D1
C1
E3
C2
3
PWRDWN
V
CC
RDATA
RTRIG
I/O
I/O
I/O
I/O
GND
XTL2–I/O
RESET
PROG
I/O
XTL1–I/O
I/O
I/O
I/O
I/O
V
CC
I/O
I/O
I/O
I/O
I/O
I/O
I/O
CCLK
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
GND
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
19
36
38
40
41
45
53
55
69
71
73
74
75
78
84
85
88
90
92
93
96
102
103
106
107
108
111
112
115
116
119
120
123
124
126
128
129
133
134
137
138
141
142
26
48
50
56
57
61
77
25
100
102
107
109
110
115
122
123
128
130
132
133
138
145
146
151
152
153
161
162
165
166
172
173
178
179
182
184
185
192
193
199
200
203
204
RESET
DONE
RESET
DONE
RESET
DONE
D7
RESET
DONE
D7
RESET
DONE
D7
D6
D5
CS0
D4
V
CC
D3
CS1
D2
D1
D6
D5
—
D4
V
CC
D3
—
D2
D1
RCLK
D0
DOUT
CCLK
A0
A1
A2
A3
A15
A4
A14
A5
GND
A13
A6
A12
A7
A11
A8
A10
A9
D6
D5
—
D4
V
CC
D3
—
D2
D1
RCLK
D0
DOUT
CCLK
A0
A1
A2
A3
A15
A4
A14
A5
GND
A13
A6
A12
A7
A11
A8
A10
A9
V
CC
V
CC
RDY/
BUSY
D0
DOUT
CCLK
WS
CS2
DIN
DOUT
CCLK
DIN
DOUT
CCLK
GND
GND
GND
*
Represents a 50 k
to 100 k
pull-up.
INIT
is an open-drain output during configuration.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ATT3030-100H132I | Field-Programmable Gate Arrays |
| ATT3030-100H44I | Field-Programmable Gate Arrays |
| ATT3030-100H68I | Field-Programmable Gate Arrays |
| ATT3030-100H84I | Field-Programmable Gate Arrays |
| ATT3030-100J132I | Field-Programmable Gate Arrays |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ATT3030-100H132I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3030-100H44I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3030-100H68I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3030-100H84I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| ATT3030-100J100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。