- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16755 > DLP-FPGA-M (DLP Design Inc)MODULE USB-TO-FPGA TOOL W/MANUAL PDF資料下載
參數(shù)資料
| 型號(hào)： | DLP-FPGA-M |
| 廠商： | DLP Design Inc |
| 文件頁(yè)數(shù)： | 7/10頁(yè) |
| 文件大小： | 0K |
| 描述： | MODULE USB-TO-FPGA TOOL W/MANUAL |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | 接口，USB 至 FPGA |
| 嵌入式： | 是，F(xiàn)PGA / CPLD |
| 已用 IC / 零件： | FT2232D，XC3S250E-4TQ144 |
| 主要屬性： | USB 至 FPGA，40 I/O 引腳，SRAM: 128k x 8 |
| 次要屬性： | 手冊(cè)中有 4 個(gè)實(shí)驗(yàn)室，250k 系統(tǒng)柵極，5.5k 邏輯單元 |
| 已供物品： | 板，手冊(cè) |
| 相關(guān)產(chǎn)品： | XC3S250E-4TQG144I-ND - IC FPGA SPARTAN-3E 250K 144-TQFP 768-1010-6-ND - IC USB FS DUAL UART/FIFO 48-LQFP 768-1010-1-ND - IC USB FS DUAL UART/FIFO 48-LQFP 768-1010-2-ND - IC USB FS DUAL UART/FIFO 48-LQFP 122-1524-ND - IC SPARTAN-3E FPGA 250K 144TQFP |
| 其它名稱： | 813-1009 |
Rev. 1.4 (November 2010)
6
DLP Design, Inc.
T
TA
AB
BL
LE
E 1
1
NN (dec)*
NN (hex)*
Name
FPGA Pin
JP2 Pin
0
user_io(0)
U5 Pin 58
JP2 Pin 2
1
user_io(1)
U5 Pin 59
JP2 Pin 4
2
user_io(2)
U5 Pin 93
JP2 Pin 5
3
user_io(3)
U5 Pin 94
JP2 Pin 6
4
user_io(4)
U5 Pin 96
JP2 Pin 7
5
user_io(5)
U5 Pin 97
JP2 Pin 8
6
user_io(6)
U5 Pin 103
JP2 Pin 9
7
user_io(7)
U5 Pin 104
JP2 Pin 10
8
user_io(8)
U5 Pin 105
JP2 Pin 12
9
user_io(9)
U5 Pin 106
JP2 Pin 13
10
A
user_io(10)
U5 Pin 112
JP2 Pin 14
11
B
user_io(11)
U5 Pin 113
JP2 Pin 15
12
C
user_io(12)
U5 Pin 116
JP2 Pin 16
13
D
user_io(13)
U5 Pin 117
JP2 Pin 17
14
E
user_in(14) [INPUT ONLY!]
U5 Pin 119
JP2 Pin 18
15
F
user_in(15) [INPUT ONLY!]
U5 Pin 120
JP2 Pin 19
16
10
user_io(16)
U5 Pin 122
JP2 Pin 20
17
11
user_io(17)
U5 Pin 123
JP2 Pin 21
18
12
user_io(18)
U5 Pin 124
JP2 Pin 22
19
13
user_io(19)
U5 Pin 125
JP2 Pin 27
20
14
user_io(20)
U5 Pin 126
JP2 Pin 29
21
15
user_io(21)
U5 Pin 130
JP2 Pin 30
22
16
user_io(22)
U5 Pin 131
JP2 Pin 31
23
17
user_io(23)
U5 Pin 132
JP2 Pin 32
24
18
user_io(24)
U5 Pin 134
JP2 Pin 33
25
19
user_io(25)
U5 Pin 135
JP2 Pin 34
26
1A
user_io(26)
U5 Pin 139
JP2 Pin 35
27
1B
user_io(27)
U5 Pin 140
JP2 Pin 36
28
1C
user_io(28)
U5 Pin 142
JP2 Pin 37
30
1E
user_in(0)
U5 Pin 10
JP2 Pin 49
31
1F
user_in(1)
U5 Pin 12
JP2 Pin 48
32
20
user_in(2)
U5 Pin 29
JP2 Pin 47
33
21
user_in(3)
U5 Pin 31
JP2 Pin 46
34
22
user_in(4)
U5 Pin 36
JP2 Pin 45
35
23
user_in(5)
U5 Pin 38
JP2 Pin 44
36
24
user_in(6)
U5 Pin 41
JP2 Pin 43
37
25
user_in(7)
U5 Pin 47
JP2 Pin 42
38
26
user_in(8)
U5 Pin 48
JP2 Pin 41
39
27
user_in(9)
U5 Pin 66
JP2 Pin 39
40
28
user_in(10)
U5 Pin 69
JP2 Pin 38
Read: 29,
>40
Read:1D,
>29
Returns Read Pin Error E4
n/a
Write: 14,
15, >30
Write: E, F,
>1E
Returns Write Pin Error E2 for Pin
Clear (low), or E3 for Pin Set
(high)
n/a
Ground
1,11,25,26,40,50
FPGA_RESET
128
3
5VIN – Module power source
23
PORTVCC – Power from Host PC
24
VCCSW – 5V power after host
enumerates the USB port
28
**N
No
otte
e:: This is the I/O number for use with the Test Bit File described in Section 7.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V300B36E150B | CONVERTER MOD DC/DC 36V 150W |
| V48C8E150BG2 | CONVERTER MOD DC/DC 8V 150W |
| SOIC14EV | BOARD EVAL 14SOIC/TSSOP/DIP |
| V48C8E150BG | CONVERTER MOD DC/DC 8V 150W |
| MCP73213EV-2SOVP | BOARD EVAL BATT CHARGER MCP73213 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DLPG12000 | 制造商:Dialight 功能描述: |
| DLP-H08-ASYNM-CX | 功能描述:開(kāi)發(fā)軟件 ASYNC SERIAL COMM RoHS:否 制造商:Atollic Inc. 產(chǎn)品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| DLP-H12-EBYTE-CX | 功能描述:開(kāi)發(fā)軟件 EXT BYTE I/O W RoHS:否 制造商:Atollic Inc. 產(chǎn)品:Compilers/Debuggers 用于:ARM7, ARM9, Cortex-A, Cortex-M, Cortex-R Processors |
| DLP-H12-PWMMC-CX | 制造商:Freescale Semiconductor 功能描述:PWM FOR MOTOR Ctrl |
| DLP-HC8-PWMMC-CX | 制造商:Freescale Semiconductor 功能描述:PWM MOTOR CONTROL |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。