欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: EP1K50QC208-1
廠商: Altera
文件頁數: 27/86頁
文件大小: 0K
描述: IC ACEX 1K FPGA 50K 208-PQFP
產品培訓模塊: Three Reasons to Use FPGA's in Industrial Designs
標準包裝: 144
系列: ACEX-1K®
LAB/CLB數: 360
邏輯元件/單元數: 2880
RAM 位總計: 40960
輸入/輸出數: 147
門數: 199000
電源電壓: 2.375 V ~ 2.625 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 70°C
封裝/外殼: 208-BFQFP
供應商設備封裝: 208-PQFP(28x28)
其它名稱: 544-1007
Altera Corporation
33
ACEX 1K Programmable Logic Device Family Data Sheet
D
e
ve
lo
pm
e
n
t
13
To
o
ls
Row-to-IOE Connections
When an IOE is used as an input signal, it can drive two separate row
channels. The signal is accessible by all LEs within that row. When an IOE
is used as an output, the signal is driven by a multiplexer that selects a
signal from the row channels. Up to eight IOEs connect to each side of
each row channel (see Figure 16).
Figure 16. ACEX 1K Row-to-IOE Connections
Note:
(1)
The values for m and n are shown in Table 8.
Table 8 lists the ACEX 1K row-to-IOE interconnect resources.
n
Each IOE is driven by an
m-to-1 multiplexer.
Each IOE can drive two
row channels.
IOE8
IOE1
m
Row FastTrack
Interconnect
n
Table 8. ACEX 1K Row-to-IOE Interconnect Resources
Device
Channels per Row (n)
Row Channels per Pin (m)
EP1K10
144
18
EP1K30
216
27
EP1K50
216
27
EP1K100
312
39
相關PDF資料
PDF描述
ADM1032ARMZ-2 IC TEMP MONITOR 85DEG 8MSOP
AMM18DRMN-S288 CONN EDGECARD 36POS .156 EXTEND
RSO-2405D/H3 CONV DC/DC 1W 18-36VIN +/-05VOUT
EP1K100FC484-2 IC ACEX 1K FPGA 100K 484-FBGA
D15P13F6GL00LF CONN DSUB PLUG 15POS T/H RA GOLD
相關代理商/技術參數
參數描述
EP1K50QC208-1DX 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP1K50QC208-1F 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP1K50QC208-1N 功能描述:FPGA - 現場可編程門陣列 FPGA - ACEX 1K 360 LABs 147 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP1K50QC208-1P 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP1K50QC208-1X 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
主站蜘蛛池模板: 大名县| 永州市| 南丹县| 伊川县| 伊宁市| 怀柔区| 太谷县| 哈巴河县| 泰来县| 崇礼县| 日土县| 徐汇区| 泽库县| 孟州市| 清徐县| 祁东县| 沙田区| 莲花县| 临高县| 内丘县| 卢氏县| 砚山县| 饶阳县| 莲花县| 林甸县| 长岛县| 武冈市| 高唐县| 申扎县| 福贡县| 西吉县| 察隅县| 余江县| 桐乡市| 江源县| 临潭县| 三亚市| 左权县| 泰和县| 龙陵县| 九江市|