- 您現在的位置：買賣IC網 > PDF目錄299032 > EP20K400EQC240-1 (ALTERA CORP) LOADABLE PLD, PQFP240 PDF資料下載
參數資料
| 型號： | EP20K400EQC240-1 |
| 廠商： | ALTERA CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, PQFP240 |
| 封裝： | PLASTIC, QFP-240 |
| 文件頁數： | 1/65頁 |
| 文件大小： | 781K |
| 代理商： | EP20K400EQC240-1 |
當前第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁
Altera Corporation
23
APEX 20K
Programmable Logic
Device Family
May 1999, ver. 2
Data Sheet
A-DS-APEX20K-02
Features...
s
Industry’s first programmable logic device (PLD) incorporating
System-on-a-Programmable-ChipTM integration
–
MultiCoreTM architecture integrating look-up table (LUT) logic,
product-term logic, and embedded memory
–
Embedded system block (ESB) implementation of product-term
logic used for combinatorial-intensive functions
Preliminary
Information
–
LUT logic used for register-intensive functions
–
ESB used to implement memory functions, including first-in
first-out (FIFO) buffers, dual-port RAM, and content-
addressable memory (CAM)
s
High density
–
100,000 to 1 million typical gates (see Table 1)
–
Up to 42,240 logic elements (LEs)
–
Up to 540,672 RAM bits that can be used without reducing
available logic
–
Up to 4,224 product-term-based macrocells
Notes:
(1)
The embedded IEEE Std. 1149.1 JTAG boundary-scan circuitry contributes up to 52,130 additional gates.
(2)
This information is preliminary.
Table 1. APEX 20K Device Features
Feature
EP20K100E
EP20K100
EP20K160E EP20K200E
EP20K200
EP20K300E EP20K400E
EP20K400
EP20K600E EP20K1000E
Maximum
system gates
263,000
404,000
526,000
728,000
1,052,000
1,537,000
2,670,000
Typical gates
106,000
163,000
211,000
293,000
423,000
618,000
1,073,000
LEs
4,160
6,400
8,320
11,520
16,640
24,320
42,240
ESBs
26
40
52
72
104
152
264
Maximum
RAM bits
53,248
81,920
106,496
147,456
212,992
311,296
540,672
Maximum
macrocells
416
640
832
1,152
1,664
2,432
4,224
Maximum
user I/O pins
252
320
382
420
502
620
780
相關PDF資料 |
PDF描述 |
|---|---|
| EP20K400EQC240-2 | LOADABLE PLD, PQFP240 |
| EP20K400EQI240-1 | LOADABLE PLD, PQFP240 |
| EP20K400EQI240-2 | LOADABLE PLD, PQFP240 |
| EP20K400EQI240-3 | LOADABLE PLD, PQFP240 |
| EP20K400ERC240-1 | LOADABLE PLD, PQFP240 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EP20K400FC672-1 | 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1664 Macros 502 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP20K400FC672-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K400FC672-1X | 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1664 Macros 502 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP20K400FC672-2 | 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 1664 Macros 502 IO RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP20K400FC672-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發布緊急采購，3分鐘左右您將得到回復。