欧美成人免费电影,国产欧美一区二区三区精品酒店,精品国产a毛片,色网在线免费观看

參數資料
型號: EP4CGX150CF23C7N
廠商: Altera
文件頁數: 31/42頁
文件大小: 0K
描述: IC CYCLONE IV FPGA 150K 484FBGA
產品培訓模塊: Designing an IP Surveillance Camera
Three Reasons to Use FPGA's in Industrial Designs
Cyclone IV FPGA Family Overview
特色產品: Cyclone? IV FPGAs
標準包裝: 60
系列: CYCLONE® IV GX
LAB/CLB數: 9360
邏輯元件/單元數: 149760
RAM 位總計: 6635520
輸入/輸出數: 270
電源電壓: 1.16 V ~ 1.24 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 484-BGA
供應商設備封裝: 484-FBGA(23x23)
其它名稱: 544-2672
Chapter 1: Cyclone IV Device Datasheet
1–37
I/O Timing
December 2013
Altera Corporation
I/O Timing
Use the following methods to determine I/O timing:
the Excel-based I/O Timing
the Quartus II timing analyzer
The Excel-based I/O timing provides pin timing performance for each device density
and speed grade. The data is typically used prior to designing the FPGA to get a
timing budget estimation as part of the link timing analysis. The Quartus II timing
analyzer provides a more accurate and precise I/O timing data based on the specifics
of the design after place-and-route is complete.
f The Excel-based I/O Timing spreadsheet is downloadable from Cyclone IV Devices
Literature website.
Glossary
Table 1–46 lists the glossary for this chapter.
Table 1–46. Glossary (Part 1 of 5)
Letter
Term
Definitions
A
——
B
——
C
——
D
——
E
——
F
fHSCLK
High-speed I/O block: High-speed receiver/transmitter input and output clock frequency.
G
GCLK
Input pin directly to Global Clock network.
GCLK PLL
Input pin to Global Clock network through the PLL.
H
HSIODR
High-speed I/O block: Maximum/minimum LVDS data transfer rate (HSIODR = 1/TUI).
I
Input Waveforms
for the SSTL
Differential I/O
Standard
V
IL
V
REF
V
IH
VSWING
相關PDF資料
PDF描述
VE-B6F-CW CONVERTER MOD DC/DC 72V 100W
RSO-4809S/H2 CONV DC/DC 1W 36-72VIN 09VOUT
EPF10K70RC240-4 IC FLEX 10K FPGA 70K 240-RQFP
DS1721S/T&R IC THERMOMETER/STAT DIG HP 8SOIC
TACR156M006R CAP TANT 15UF 6.3V 20% 0805
相關代理商/技術參數
參數描述
EP4CGX150CF23C8 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 270 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CGX150CF23C8N 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 270 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CGX150CF23I7 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 270 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CGX150CF23I7N 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 270 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CGX150CF23I7NGA 制造商:Altera Corporation 功能描述:
主站蜘蛛池模板: 普兰县| 施秉县| 安阳县| 聂拉木县| 阿坝| 漳平市| 旬邑县| 晋中市| 樟树市| 莱西市| 郎溪县| 京山县| 海盐县| 绥芬河市| 乡宁县| 罗源县| 静乐县| 丰宁| 桑植县| 无为县| 达尔| 建湖县| 万盛区| 辉南县| 长沙市| 农安县| 乐昌市| 共和县| 霍林郭勒市| 新兴县| 永平县| 澎湖县| 广丰县| 佛教| 林西县| 盱眙县| 高邮市| 云林县| 年辖:市辖区| 烟台市| 阳城县|