- 您現在的位置：買賣IC網 > PDF目錄21994 > EP4CGX150DF27C7N (Altera)IC CYCLONE IV FPGA 150K 672FBGA PDF資料下載
參數資料
| 型號： | EP4CGX150DF27C7N |
| 廠商： | Altera |
| 文件頁數： | 31/42頁 |
| 文件大小： | 0K |
| 描述： | IC CYCLONE IV FPGA 150K 672FBGA |
| 產品培訓模塊： | Designing an IP Surveillance Camera Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview |
| 特色產品： | Cyclone? IV FPGAs |
| 標準包裝： | 40 |
| 系列： | CYCLONE® IV GX |
| LAB/CLB數： | 9360 |
| 邏輯元件/單元數： | 149760 |
| RAM 位總計： | 6635520 |
| 輸入/輸出數： | 393 |
| 電源電壓： | 1.16 V ~ 1.24 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 672-BBGA |
| 供應商設備封裝： | 672-BGA（27x27） |
| 其它名稱： | 544-2671 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
Chapter 1: Cyclone IV Device Datasheet
1–37
I/O Timing
December 2013
Altera Corporation
I/O Timing
Use the following methods to determine I/O timing:
■
the Excel-based I/O Timing
■
the Quartus II timing analyzer
The Excel-based I/O timing provides pin timing performance for each device density
and speed grade. The data is typically used prior to designing the FPGA to get a
timing budget estimation as part of the link timing analysis. The Quartus II timing
analyzer provides a more accurate and precise I/O timing data based on the specifics
of the design after place-and-route is complete.
f The Excel-based I/O Timing spreadsheet is downloadable from Cyclone IV Devices
Literature website.
Glossary
Table 1–46 lists the glossary for this chapter.
Table 1–46. Glossary (Part 1 of 5)
Letter
Term
Definitions
A
——
B
——
C
——
D
——
E
——
F
fHSCLK
High-speed I/O block: High-speed receiver/transmitter input and output clock frequency.
G
GCLK
Input pin directly to Global Clock network.
GCLK PLL
Input pin to Global Clock network through the PLL.
H
HSIODR
High-speed I/O block: Maximum/minimum LVDS data transfer rate (HSIODR = 1/TUI).
I
Input Waveforms
for the SSTL
Differential I/O
Standard
V
IL
V
REF
V
IH
VSWING
相關PDF資料 |
PDF描述 |
|---|---|
| RSO-4812S/H2 | CONV DC/DC 1W 36-72VIN 12VOUT |
| DS18B20/T&R | IC THERM MICROLAN PROG-RES TO-92 |
| EP4CE115F23C8LN | IC CYCLONE IV FPGA 115K 484FBGA |
| D37S33E4GX00LF | CONN DSUB RCPT 37POS T/H RA GOLD |
| TACR226K006R | CAP TANT 22UF 6.3V 10% 0805 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EP4CGX150DF27C8 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 393 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4CGX150DF27C8N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 393 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4CGX150DF27I7 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 393 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4CGX150DF27I7N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 393 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4CGX150DF31C7 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone IV GX 9360 LABs 475 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發布緊急采購，3分鐘左右您將得到回復。