- 您現在的位置：買賣IC網 > PDF目錄360784 > ICS93718 18-Bit Universal Bus Transceivers With 3-State Outputs 56-SSOP -40 to 85 PDF資料下載
參數資料
| 型號： | ICS93718 |
| 英文描述： | 18-Bit Universal Bus Transceivers With 3-State Outputs 56-SSOP -40 to 85 |
| 中文描述： | DDR和SDRAM緩沖區 |
| 文件頁數： | 1/8頁 |
| 文件大小： | 104K |
| 代理商： | ICS93718 |
Integrated
Circuit
Systems, Inc.
ICS93718
0434D—10/10/03
Block Diagram
DDR and SDRAM Buffer
Pin Configuration
48-Pin SSOP
Recommended Application:
DDR & SDRAM fanout buffer, for VIA Pro 266, KT266 and
P4X266 DDR chipsets
Product Description/Features:
Low skew, fanout buffer
1 to 12 differential clock distribution
I
2
C for functional and output control
Feedback pin for input to output synchronization
Supports up to 4 DDR DIMMs or 3 SDRAM DIMMs +
2 DDR DIMMs
Frequency supports up to 200MHz (DDR400)
Supports Power Down Mode for power
mananagement
CMOS level control signal input
Switching Characteristics:
OUTPUT - OUTPUT skew: <100ps
Output Rise and Fall Time for DDR outputs: 500ps -
700ps
DUTY CYCLE: 47% - 53%
FB_OUT
VDD3.3_2.5
GND
DDRT0_SDRAM0
DDRC0_SDRAM1
DDRT1_SDRAM2
DDRC1_SDRAM3
VDD3.3_2.5
GND
DDRT2_SDRAM4
DDRC2_SDRAM5
VDD3.3_2.5
BUF_IN
GND
DDRT3_SDRAM6
DDRC3_SDRAM7
VDD3.3_2.5
GND
DDRT4_SDRAM8
DDRC4_SDRAM9
DDRT5_SDRAM10
DDRC5_SDRAM11
VDD3.3_2.5
SDATA
SEL_DDR*
VDD2.5
GND
DDRT11
DDRC11
DDRT10
DDRC10
VDD2.5
GND
DDRT9
DDRC9
VDD2.5
PD#*
GND
DDRT8
DDRC8
VDD2.5
GND
DDRT7
DDRC7
DDRT6
DDRC6
GND
SCLK
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
*Internal Pull-up Resistor of 120K to VDD
SCLK
SDATA
SEL_DDR*
PD#
BUF_IN
Control
Logic
FB_OUT
DDRT0_SDRAM0
DDRC0_SDRAM1
DDRT1_SDRAM2
DDRC1_SDRAM3
DDRT2_SDRAM4
DDRC2_SDRAM5
DDRT3_SDRAM6
DDRC3_SDRAM7
DDRT4_SDRAM8
DDRC4_SDRAM9
DDRT5_SDRAM10
DDRC5_SDRAM11
DDRT(11:6)
DDRC (11:6)
Functionality
E
D
O
M
8
4
N
I
P
D
5
_
D
V
3
N
,
1
,
2
I
P
,
1
2
2
,
1
,
2
,
,
1
,
,
,
1
,
R
e
d
D
o
D
M
1
=
R
D
D
_
L
E
S
V
5
e
b
l
w
s
s
p
o
p
o
e
s
e
R
h
D
T
D
D
S
e
/
d
R
o
D
M
D
0
=
R
D
D
_
L
E
S
V
3
e
b
l
M
w
s
R
D
S
p
o
d
d
s
p
o
e
s
e
n
h
T
a
A
相關PDF資料 |
PDF描述 |
|---|---|
| ICS93718yFT | DDR and SDRAM Buffer |
| ICS93722 | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93722YFLFT | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93725 | DDR and SDRAM Zero Delay Buffer |
| ICS93725YFT | DDR and SDRAM Zero Delay Buffer |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ICS93718CFLF | 功能描述:IC CLK BUFF 2:12 200MHZ 48-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅動器 系列:- 標準包裝:1 系列:HiPerClockS™ 類型:扇出緩沖器（分配），多路復用器 電路數:1 比率 - 輸入:輸出:2:18 差分 - 輸入:輸出:是/無 輸入:CML，LVCMOS，LVPECL，LVTTL，SSTL 輸出:LVCMOS，LVTTL 頻率 - 最大:250MHz 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP（7x7） 包裝:- 其它名稱:800-1923-6 |
| ICS93718CFLFT | 功能描述:IC CLK BUFF 2:12 200MHZ 48-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅動器 系列:- 標準包裝:1 系列:HiPerClockS™ 類型:扇出緩沖器（分配），多路復用器 電路數:1 比率 - 輸入:輸出:2:18 差分 - 輸入:輸出:是/無 輸入:CML，LVCMOS，LVPECL，LVTTL，SSTL 輸出:LVCMOS，LVTTL 頻率 - 最大:250MHz 電源電壓:2.375 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應商設備封裝:32-TQFP（7x7） 包裝:- 其它名稱:800-1923-6 |
| ICS93718YFT | 制造商:ICS 制造商全稱:ICS 功能描述:DDR and SDRAM Buffer |
| ICS93722 | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93722CFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數:1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
發布緊急采購，3分鐘左右您將得到回復。