- 您現在的位置：買賣IC網 > PDF目錄360784 > ICS93725YFT DDR and SDRAM Zero Delay Buffer PDF資料下載
參數資料
| 型號： | ICS93725YFT |
| 英文描述： | DDR and SDRAM Zero Delay Buffer |
| 中文描述： | DDR和SDRAM零延遲緩沖器 |
| 文件頁數： | 1/8頁 |
| 文件大?。?/td> | 66K |
| 代理商： | ICS93725YFT |
Integrated
Circuit
Systems, Inc.
ICS93725
0606A—08/01/03
Block Diagram
DDR and SDRAM Zero Delay Buffer
Pin Configuration
48-Pin SSOP
Recommended Application:
DDR & SDRAM Zero Delay Buffer for SIS 635/640/645/
650 & 735/740/746 style chipsets.
Product Description/Features:
Low skew, Zero Delay Buffer
1 to 13 SDRAM PC133 clock distribution
1 to 6 pairs of DDR clock distribution
I
2
C for functional and output control
Separate feedback path for both memory mode to
adjust synchronization.
Supports up to 2 DDR DIMMs or 3 SDRAM DIMMs
Frequency support for up to 200MHz
Individual I
2
C clock stop for power mananagement
CMOS level control signal input
Switching Characteristics:
OUTPUT - OUTPUT skew: <100ps
Output Rise and Fall Time for DDR outputs: 550ps -
1150ps
DUTY CYCLE: 47% - 53%
*Internal Pull-up Resistor of 120K to VDD
Functionality
E
D
O
M
8
4
N
I
P
D
5
_
D
V
3
R
e
d
D
o
D
M
1
=
R
D
D
_
L
E
S
V
5
D
S
e
/
d
R
o
D
M
D
0
=
R
D
D
_
L
E
S
V
3
VDD3.3
SDRAM0
SDRAM1
SDRAM2
SDRAM3
GND
VDD3.3
SDRAM4
SDRAM5
BUFFER_IN
SDRAM6
SDRAM7
GND
VDD3.3
SDRAM8
SDRAM9
SDRAM10
SDRAM11
GND
VDD3.3
SDRAM12
SDFB_OUT
SDFB_IN
GND
SEL_DDR*
DDRFB_IN
DDRFB_OUT
VDD2.5
DDRT5
DDRC5
DDRT4
DDRC4
GND
VDD2.5
DDRT3
DDRC3
DDRT2
DDRC2
GND
VDD2.5
DDRT1
DDRC1
DDRT0
DDRC0
GND
VDD2.5
SCLK
SDATA
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
SEL_DDR*
SDATA
SCLK
PLL1
SDRAM (12:0)
DDRFB_OUT
SDRAMFB_OUT
BUFFER_IN
SDRAMFB_IN
DDRFB_IN
Control
Logic
Config.
Reg.
3
3
DDRT (5:0)
DDRCC (5:0)
相關PDF資料 |
PDF描述 |
|---|---|
| ICS93732G-T | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732 | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732FLF-T | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93735 | DDR Phase Lock Loop Zero Delay Clock Buffer |
| ICS93735F-T | DDR Phase Lock Loop Zero Delay Clock Buffer |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ICS93732 | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93732AF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數:1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數:1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數:1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數:1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
發布緊急采購，3分鐘左右您將得到回復。