
Index
MC68HC08AZ32
408
Index
MOTOROLA
CCR
C bit (carry/borrow flag)
. . . . . . . . . . . . .57
H bit (half-carry flag)
. . . . . . . . . . . . . . .56
I bit (interrupt mask)
. . . . . . . . . . . . . . . .56
N bit (negative flag)
. . . . . . . . . . . . . . . .57
V bit (overflow flag)
. . . . . . . . . . . . . . . .56
Z bit (zero flag)
. . . . . . . . . . . . . . . . . . . .57
CGM
base clock output (CGMOUT)
. . . . . . .103
clock signals
. . . . . . . . . . . . . . . . . . . . . .72
CPU interrupt (CGMINT)
. . . . . . . . . . .103
crystal oscillator circuit
. . . . . . . . . . . . . .95
external connections
. . . . . . . . . . . . . .101
interrupts
. . . . . . . . . . . . . . . . . . . . . . .111
phase-locked loop (PLL) circuit
. . . . . . .95
PLL bandwidth control register (PBWC)
. . .
97
,
107
PLL control register (PCTL)
. . . . . . . . .105
PLL programming register (PPG)
. . . .109
CGM acquisition/lock time information
. . .387
CGM component information
. . . . . . . . . .386
CGM operating conditions
. . . . . . . . . . . . .386
CGMRCLK signal
. . . . . . . . . . . . . . . . . . . .95
CGMRDV signal
. . . . . . . . . . . . . . . . . . . . .96
CGMVDV signal
. . . . . . . . . . . . . . . . . . . . .96
CGMXCLK signal
. . . . . . . . . . . . . . .145
–
146
duty cycle
. . . . . . . . . . . . . . . . . . . . . . .103
CGMXFC pin
. . . . . . . . . . . . . . . . . . . . . . . .15
CGND/EV
ss
pin
. . . . . . . . . . . . . . . . . . . . .222
CHxF bits (TIM channel interrupt flag bits)
. . . .
251
,
275
CHxIE bits (TIM channel interrupt enable bits)
251
,
275
CHxMAX bits (TIM maximum duty cycle bits)
.
254
,
277
CLI instruction
. . . . . . . . . . . . . . . . . . . . . . .56
clock generator module (CGM)
. . . . . .92
–
118
block diagram
. . . . . . . . . . . . . . . . . . . . .94
clock start-up
from POR
. . . . . . . . . . . . . . . . . . . . . . . .73
clock start-up from LVI reset
. . . . . . . . . . . .73
COCO/IDMAS
Conversions complete/interrupt DMA se-
lect
. . . . . . . . . . . . . . . . . . . . . .294
condition code register (CCR)
. . . . . . .55
,
157
control timing
. . . . . . . . . . . . . . . . . . . . . . .381
COP bit (computer operating properly reset
bit)
. . . . . . . . . . . . . . . . . . . . . . . . .145
COP control register (COPCTL)
. . . .146
–
147
COP counter
. . . . . . . . . . . . . . .143
,
145
–
148
COP timeout period
. . . . . . . . . . . . .145
,
148
COPD
MORA
. . . . . . . . . . . . . . . . . . . . . . . . .121
COPRS
MORA
. . . . . . . . . . . . . . . . . . . . . . . . .121
CPHA bit (SPI clock phase bit)
.206
,
221
,
224
CPOL bit (SPI clock polarity bit)
. . . . . . . .224
CPU interrupt
software
. . . . . . . . . . . . . . . . . . . . .58
,
134
CPU interrupt requests
SCI
. . . . . . . . . . . . . . . . . . . . . . . .178
–
179
CPU interrupts
hardware
. . . . . . . . . . . . . . . . . . . . .80
,
82
PLL
. . . . . . . . . . . . . . . . . . . . . . . . . . . .97
software
. . . . . . . . . . . . . . . . . . .80
,
82
–
83
SPI
. . . . . . . . . . . . . . . . . . . .215
,
218
,
226
TIM
. . . . . . . . . . . . . . . . . . . . . . . . . . .251
TIM input capture
. . . . . . . . . . . . . . . . .236
TIM output compare
. . . . . . . . . . . . . .236
TIMA overflow
. . . . . . . . . . . . . . . . . . .243
CPU registers
H register
. . . . . . . . . . . . . . . . . . . . . . . .35
stack pointer
. . . . . . . . . . . . . . . . . . . . .35
crosstalk
. . . . . . . . . . . . . . . . . . . . . . . . . .101
crystal
. . . . . . . . . . . . . . . . . . . . . . . .145
–
146
crystal amplifier input pin
(OSC1)
. . . . . . . . . . . . . . . . . . . . . . . .102
crystal amplifier output pin
(OSC2)
. . . . . . . . . . . . . . . . . . . . . . . .102
crystal output frequency signal (CGMXCLK)
.
103
D
DC electrical characteristics
. . . . . . . . . . .380
DMA service requests
SPI
. . . . . . . . . . . . . . . . . . . . . . . .215
,
226