
Advance Information
MC68HC912B32 MC68HC12BE32 — Rev. 3.0
14
Table of Contents
MOTOROLA
Table of Contents
15.8.4
15.8.5
J1850 VPW Valid/Invalid Bits and Symbols . . . . . . . . . . . .321
Message Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .326
15.9
15.9.1
15.9.2
15.9.3
15.9.4
15.9.5
BDLC Protocol Handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .327
Protocol Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
Rx and Tx Shift Registers. . . . . . . . . . . . . . . . . . . . . . . . . .328
Rx and Tx Shadow Registers. . . . . . . . . . . . . . . . . . . . . . .329
Digital Loopback Multiplexer . . . . . . . . . . . . . . . . . . . . . . .329
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .329
15.10 BDLC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .332
15.10.1 BDLC Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . .333
15.10.2 BDLC Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . .335
15.10.3 BDLC State Vector Register. . . . . . . . . . . . . . . . . . . . . . . .342
15.10.4 BDLC Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .345
15.10.5 BDLC Analog Roundtrip Delay Register . . . . . . . . . . . . . .346
15.10.6 Port DLC Control Register . . . . . . . . . . . . . . . . . . . . . . . . .348
15.10.7 Port DLC Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . .349
15.10.8 Port DLC Data Direction Register . . . . . . . . . . . . . . . . . . .350
Section 16. Analog-to-Digital Converter (ATD)
16.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .351
16.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
16.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .352
16.4
16.4.1
16.4.2
16.4.3
16.4.4
16.4.5
16.4.6
16.4.7
16.4.8
16.4.9
16.4.10 ATD Result Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . .364
ATD Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .354
ATD Control Register 0 . . . . . . . . . . . . . . . . . . . . . . . . . . .354
ATD Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . .354
ATD Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . .355
ADT Control Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . .356
ATD Control Register 4 . . . . . . . . . . . . . . . . . . . . . . . . . . .357
ATD Control Register 5 . . . . . . . . . . . . . . . . . . . . . . . . . . .359
ATD Status Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . .361
ATD Test Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .362
Port AD Data Input Register. . . . . . . . . . . . . . . . . . . . . . . .363
16.5
ATD Mode Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .365