
vii
5.7.3
OUTP1/OUTM1 Signal-to-Distortion + Noise When
Load Is 600
5–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.7.4
OUTP2, OUTP3 Signal-to-Noise When Load Is 16
5–5
. . . .
5.7.5
OUTP2, OUTP3 Signal-to-Distortion When Load Is 16
5–5
.
5.7.6
OUTP2, OUTP3 Signal-to-Distortion + Noise When
Load Is 16
5–5
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.7.7
DAC Channel Characteristics
5–5
. . . . . . . . . . . . . . . . . . . . . . . .
5.8
BIAS Amplifier Characteristics
5–6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.9
OUTMV Amplifier Characteristics
5–6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.10
Power-Supply Rejection
5–6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.11
Power Supply
5–6
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.12
Timing Requirements
5–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.13
Layout and Grounding Guidelines for TLV320AIC13
5–14
. . . . . . . . . . . . .
List of Illustrations
Figure
Title
Page
3–1. Microphone Interface
3–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–2. INP and INM Internal Self-Biased Circuit
3–3
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–3. Single-Ended Input
3–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–4. OUTP1/OUTM1 Output
3–4
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–5. Single-Ended/Differential Connection of OUTP2/OUTP3 Output
3–4
. . . . . . . .
3–6. Timing Diagram of FS
3–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–7. Timing Diagram for FSD Output
3–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–8. Cascade Connection (To DSP Interface)
3–8
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–9. Master-Slave Frame-Sync Timing in Continuous Data Transfer Mode
3–8
. . .
3–10. S2C Programming
3–9
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–11. I2C Write Sequence
3–10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–12. I2C Read Sequence
3–10
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–13. Index Register Addresses
3–11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–14. Standard Operation/Programming Mode: Stand-Alone Timing
3–12
. . . . . . . . .
3–15. Standard Operation/Programming Mode: Master-Slave
Cascade Timing
3–12
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–16. Standard Operation/Continuous Data Transfer Mode:
Stand-Alone Timing
3–13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–17. Standard Operation/Continuous Data Transfer Mode:
Master-Slave Cascade Timing
3–13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–18. Timing Diagram for Turbo Operation
3–14
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–19. Data Frame Format
3–15
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–20. Control Frame Data Format
3–16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3–21. Broadcast Register Write Example
3–16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–1 Hardware Reset Timing
5–7
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .